原创 【博客大赛】FPGA外挂SDRAM调试遇到的两个问题

2012-12-3 12:14 2704 8 6 分类: FPGA/CPLD 文集: ALTERA FPGA

      第一个问题是,SDRAM上电后默认存储的是什么数据?随机数据吗?通过实验似乎是随机数据,如下图所示

sdr上电后默认读出来的结果.jpg
 
     但是在调试的时候发现一个比较有趣的问题是,当电路板掉电后重上电,马上去读SDRAM,发现读出来是掉电之前写入的数据。
 
       第二个问题,板子上计划使用128Mbit的SDRAM,而实际焊接的是256Mbit的芯片,结果发现刚写入的数据在经过一段时间后会变化如下图所示
刷新时间不对,导致sdr数据丢失.jpg
 
       这个问题是由于SDRAM控制器里刷新时间设置不对,128Mbit一下的颗粒每行都是4K,而256M往上都是8K,所以刷新速率就要加快,修改刷新时间后问题解决,
正确读取sdr.jpg
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
我要评论
0
8
关闭 站长推荐上一条 /3 下一条