 

coyoo 明星博主

文章：400 阅读：1546554 评论：693 赞：6027

基于FPGA的TDC设计

 好友  私信个人主页

基于FPGA的TDC设计

文章 400
原创 87
阅读 1546554
评论 693
赞 6027

原创【博客大赛】【原创】多电缆以及单链多FPGA在Virtual JTAG应用中的识别问题

 2012-12-3 12:15  1699 12 41 分类: FPGA/CPLD 文集: ALTERA FPGA

我们知道一个JTAG链通过菊花链的方式可以挂多个FPGA或者CPLD，同时同一台电脑上可以同时插有多种，或者一种多根电缆的情况。那么象这种情况，在Virtual JTAG调试的时候如何处理呢？由于以前没有这样玩过，这次在实验室为了调试方便，在一台电脑上插了3根电缆，其中一根Byteblaster两根USB Blaster电缆，我们来看看Virtual JTAG测试平台是如何识别的吧

从上图我们发现，平台还是能够识别出这三根电缆的，那么到底具体是如何做的呢，其实就是下面这句话即可

foreach hardware_name [get_hardware_names]

foreach语句会遍历找到所有插在本电脑的电缆。

同时我们发现，这三根电缆那些电缆连有器件或者没有，且能识别分别连的是什么器件。这里有个问题是，电缆[usb-1]多连的JTAG上有2片FPGA，这里只列出了一个器件。这是因为当时写TCL程序的时候遍历了电缆，而每根电缆上多连的器件没有遍历，所以默认找到的是器件1.我们同样可以使用foreach去遍历每根电缆上所有器件。

为了调试方便，把Virtual JTAG平台稍做修改，由于Virtual JTAG每次只能打开一个”device“，那么就设计一个菜单可以选择当前打开的是哪个电缆上的哪一个器件，如下图所示

jtag 博客大赛 fpga

写原创有奖励！2024面包板原创奖励正在进行中

上一篇：【博客大赛】【原创】Auto Detect虚惊一场
下一篇：【博客大赛】FPGA外挂SDRAM调试遇到的两个问题

PARTNER CONTENT

换一换> 更多>

SK海力士发布2024财年及第四季度财务报告

SK海力士 2025-01-23

含硅还是不含硅？

Shelby Shevik 2025-01-21

德中技术发布数控设备操作系统MOS V1.0版本软件

德中技术 2025-02-06

文章评论（35条评论）

登录后参与讨论

coyoo 2014-4-9 12:11

群里“炸凉”是你，此问题还是在群里讨论较好，这里回复无法贴图。

回复

用户1739054 2014-4-9 11:40

我在慢慢解决，我现在用quartus11.0，用quartus_stp -t my_jtag.tcl时报错了Error:invalid command name "quartus_stp"这是啥原因。

回复

coyoo 2014-4-9 11:08

我觉得这应该都是小问题；比如signaltap和当前的sof不匹配啊，或者vj打开fpga时提供的编号不对等

回复

用户1739054 2014-4-9 10:30

单链两片fpga现在通过跳线变成一个fpga，通过quartus下载程序（只下载一片）后，竟然又提示找不到vjtag了。恢复到两片调试还是正确的，这是怎么回事？通过auto detect 他只能找到一片。sigtap不能使用，提示的错误和两片时其中一片不下载程序是一样的

回复

用户1739054 2014-4-9 10:06

我现在改成单链单fpga之后竟然又找不到vjtag了，也没有用sigtap。

回复

coyoo 2014-3-27 11:59

我也感觉似乎纸张质量一般！如果有盗版，我还是会感到挺荣幸滴，呵呵

回复

用户1739054 2014-3-27 11:54

奥，我研究一下。书到了，亚马逊直营的，我同事说怎么像被人盗版了

回复

coyoo 2014-3-27 11:01

我记得好像在哪儿回复过这个问题。带signaltap说明，你使用到了这个GXB，如果不带，说明你们没有用到这个GXB，而Quartus II软件不能像优化掉其它未用逻辑那样将GXB优化掉，所以只好报错

回复

用户1739054 2014-3-27 10:55

今天我遇到一个问题就是我的GXB接口编译带着sigtap就会编译通过但是编译不加sigtap就不会编译通过。会提示这个信息Error: Can't place input pin "RX_in[0]" in Pin_N1 because the pin is not connected to GXB Transceiver logic but the location is GXB Receiver pin.。这是个什么问题

回复

coyoo 2014-3-26 14:36

这个跟单片还是多片没有关系；单片和多片的问题是每次只能打开一片，需要随时注意当前打开的是那片即可。找不到VJ，要查TCL代码到逻辑之间的匹配问题。比如ir_in位宽为2-bit，那么最多可以解码4个指令，如果超过4个指令，那么需要重新修改VJ核的例化参数，比如修改到3-bit，那么最多可以解码8个指令，以此类推。

回复

查看更多评论

相关推荐阅读

coyoo 2025-01-16 13:07: PET探测器; 记录下PET探测器的知识点。所谓探测器，即探测出核医学里的核辐射。人体代谢等反应发生的湮没产生了伽马光子，该伽马光子的能量很强，当前很难直接探测（尽管还存在直接探测的探测器）。所以，更多的时候是间接探...

coyoo 2024-12-25 14:13: ALTERA Cyclone 10器件的使用-8：特定的上电顺序; 概述 Intel 要求用户为其10代FPGA器件使用特定的上电和掉电顺序，这就要求用户在进行FPGA硬件设计的时候必须选择恰当的FPGA供电方案，并合理控制完整的供电上电顺序。经过在Cyclone 1...

coyoo 2024-12-22 11:46: AD9218子板在新处理板上表现的问题; 概述新的数据处理板融合了数字和数据处理功能模块，计划采用ADI的4通道串行ADC芯片代替之前的并行ADC。由于初次使用，所以初次设计时预留了AD9218的子板的插槽。在调试AD9633功能的同时并...

coyoo 2024-12-14 17:15: 在Cyclone 10 GX器件上实现高精度TDC探索; 概述 Cyclone 10 GX器件的ALM结构与Cyclone V类似，所以在Cyclone 10 GX器件上实现TDC功能理论上是可以完全参考甚至移植自Cyclone V系列的成功案例。但是，现实...

coyoo 2024-12-10 13:28: Cyclone V GX FPGA设计TDC的优化问题; 概述通过前面的研究学习，已经可以在CycloneVGX器件中成功实现完整的TDC（或者说完整的TDL，即延时线），测试结果也比较满足，解决了超大BIN尺寸以及大量0尺寸BIN的问题，但是还是存在一些...