原创 【博客大赛】【原创】多电缆以及单链多FPGA在Virtual JTAG应用中的识别问题

2012-12-3 12:15 1658 12 41 分类: FPGA/CPLD 文集: ALTERA FPGA

      我们知道一个JTAG链通过菊花链的方式可以挂多个FPGA或者CPLD,同时同一台电脑上可以同时插有多种,或者一种多根电缆的情况。那么象这种情况,在Virtual JTAG调试的时候如何处理呢?由于以前没有这样玩过,这次在实验室为了调试方便,在一台电脑上插了3根电缆,其中一根Byteblaster两根USB Blaster电缆,我们来看看Virtual JTAG测试平台是如何识别的吧

vj探测到多个电缆.jpg
 
      从上图我们发现,平台还是能够识别出这三根电缆的,那么到底具体是如何做的呢,其实就是下面这句话即可
foreach hardware_name [get_hardware_names]
foreach语句会遍历找到所有插在本电脑的电缆。
 
        同时我们发现,这三根电缆那些电缆连有器件或者没有,且能识别分别连的是什么器件。这里有个问题是,电缆[usb-1]多连的JTAG上有2片FPGA,这里只列出了一个器件。这是因为当时写TCL程序的时候遍历了电缆,而每根电缆上多连的器件没有遍历,所以默认找到的是器件1.我们同样可以使用foreach去遍历每根电缆上所有器件。
 
        为了调试方便,把Virtual JTAG平台稍做修改,由于Virtual JTAG每次只能打开一个”device“,那么就设计一个菜单可以选择当前打开的是哪个电缆上的哪一个器件,如下图所示
多cable多device.jpg
 
 

文章评论35条评论)

登录后参与讨论

coyoo 2014-4-9 12:11

群里“炸凉”是你,此问题还是在群里讨论较好,这里回复无法贴图。

用户1739054 2014-4-9 11:40

我在慢慢解决,我现在用quartus11.0,用quartus_stp -t my_jtag.tcl时报错了Error:invalid command name "quartus_stp"这是啥原因。

coyoo 2014-4-9 11:08

我觉得这应该都是小问题;比如signaltap和当前的sof不匹配啊,或者vj打开fpga时提供的编号不对等

用户1739054 2014-4-9 10:30

单链两片fpga现在通过跳线变成一个fpga,通过quartus下载程序(只下载一片)后,竟然又提示找不到vjtag了。恢复到两片调试还是正确的,这是怎么回事?通过auto detect 他只能找到一片。sigtap不能使用,提示的错误和两片时其中一片不下载程序是一样的

用户1739054 2014-4-9 10:06

我现在改成单链单fpga之后竟然又找不到vjtag了,也没有用sigtap。

coyoo 2014-3-27 11:59

我也感觉似乎纸张质量一般!如果有盗版,我还是会感到挺荣幸滴,呵呵

用户1739054 2014-3-27 11:54

奥,我研究一下。书到了,亚马逊直营的,我同事说怎么像被人盗版了

coyoo 2014-3-27 11:01

我记得好像在哪儿回复过这个问题。带signaltap说明,你使用到了这个GXB,如果不带,说明你们没有用到这个GXB,而Quartus II软件不能像优化掉其它未用逻辑那样将GXB优化掉,所以只好报错

用户1739054 2014-3-27 10:55

今天我遇到一个问题就是我的GXB接口编译带着sigtap就会编译通过但是编译不加sigtap就不会编译通过。会提示这个信息Error: Can't place input pin "RX_in[0]" in Pin_N1 because the pin is not connected to GXB Transceiver logic but the location is GXB Receiver pin.。这是个什么问题

coyoo 2014-3-26 14:36

这个跟单片还是多片没有关系;单片和多片的问题是每次只能打开一片,需要随时注意当前打开的是那片即可。找不到VJ,要查TCL代码到逻辑之间的匹配问题。比如ir_in位宽为2-bit,那么最多可以解码4个指令,如果超过4个指令,那么需要重新修改VJ核的例化参数,比如修改到3-bit,那么最多可以解码8个指令,以此类推。
相关推荐阅读
coyoo 2024-12-03 12:20
比较器检测模拟脉冲说明(四)
概述 说明(三)探讨的是比较器一般带有滞回(Hysteresis)功能,为了解决输入信号转换速率不够的问题。前文还提到,即便使能滞回(Hysteresis)功能,还是无法解决SiPM读出测试系统需要解...
coyoo 2024-11-16 13:54
不同ADC采样同一前端模拟信号时转换用时差异分析
概述 同一组前端模拟信号接入由不同型号ADC组成的模数转换电路时,采样后在FPGA中发现采样用时差异较大。本文主要分析这个时间差异形成的原因,并记录该差异产生对系统造成的影响。系统数字化简介 项目前端...
coyoo 2024-11-10 13:04
ALTERA Cyclone 10器件的使用-7:FPGA片内RAM资源利用率思考
概述 项目使用的FPGA目标器件为Cyclone 10 GX系列规模最大一颗料,由于功能升级增加了功能模块更多,发现器件片内RAM不够使用了。为了探索片内RAM使用的利用率问题,从代码RTL级与编译软...
coyoo 2024-11-10 12:30
转知乎:幽灵般的人体成像技术-PET
幽灵般的人体成像技术——PET - 知乎...
coyoo 2024-11-09 10:26
AD9633默认情况下调试记录(二)
概述 所谓默认情况,即如器件手册中图2所标示那样。对应AD9633的调试,除了涉及到ADC自身,还需要兼顾前端驱动器,系统中AD9633驱动器使用了差分运算放大器,这里不在赘述,笔者已有相关文章论述。...
coyoo 2024-11-07 10:40
AD9633默认情况下调试记录(一)
AD9633在旁路SPI接口时如何在FPGA逻辑中确认字边界概述 AD9633与FPGA之间的LVDS接口初调试,ADC可以通过SPI接口对其内部寄存器进行各项配置。在SPI接口未调通之前,对LVDS...
我要评论
35
12
关闭 站长推荐上一条 /2 下一条