原创
AD8001实现加法器时遇到的问题
2017-2-8 14:37
1501
9
9
分类:
模拟
文集:
模拟电子
具体实现的电路图如图1所示,AD8001主要用于累加四个由PMT(图中PMT0,PMT1,PMT2,PMT3等并非为PMT的直接输出,而是经过VGA放大后的输出)的输出并经过VGA放大后的输出信号。

图1:AD8001实现的加法器电路
经过加法器之后,AD8001的输出信号产生很大的“振铃”现象,如图2所示。

干净的信号应该是这样的:

相关推荐阅读
-
coyoo
2023-01-03 14:47
-
2023年度可转债到期税前收益率排名记录
-
一、1月份期初排名1月30日:...
-
coyoo
2022-11-11 10:30
-
安森美逻辑门使用问题
-
安森美的逻辑或门MC100EP01是4输入或门,每个输入是单端的ECL电平,如果前端驱动信号为差分LVPECL电平信号的话,该如何连接呢?实际应用的时候,直接将前端LVPECL的正端连接到或门的输入端...
-
coyoo
2022-11-08 17:22
-
通过SMB+同轴电缆+BNC连示波器测量信号
-
当电缆长度不同的时候,测量结果会有差异。同样的信号,首先用的是电缆长度是5米,其测量结果如下图所示,可以看到信号基线上有一簇一簇连续的类似“震荡”波形噪声。同样的信号换短一点(1.5m)线缆的测试结果...
-
coyoo
2021-06-29 09:40
-
ModelSim源文件编译语法错误解决
-
.[code]Syntax error near “non-printable character with the hex value ‘0xef“[/code]手打了一个简单的源文件,ModelS...
-
coyoo
2021-06-28 16:07
-
Generate复用语句仿真时添加信号到波形窗口问题
-
问题描述: Verilog使用Gnerate+for循环复用逻辑,在添加每个复用模块里的信号在ModelSim波形窗口进行观测的时候,发现添加失败。一般的添加信...
-
coyoo
2021-06-28 16:03
-
ModelSim仿真使用优化选项出现的问题
-
版本:ModelSim 64 10.7问题:当进行仿真的时候,脚本里命令为:“vsim -L lpm -L altera -L sgate -L lpm_ver -L altera_ver -L sg...
文章评论(0条评论)
登录后参与讨论