鼠标移动到工作区外面时出现白屏，因为我使用的是2个显示器，所以经常需要打开多个Allegro编辑并比对PCB，这样一来，白屏使得我无法对比两个分别打开的PCB文件。
上述帖子中给出这个问题解决方案：WIN10系统中，卸载KB3206632补丁重启电脑Allegro白屏问题修复；Win7系统卸载Windows更新的KB3210131和KB3205394，卸载后重启，Allegro恢复正常。
问题是我检查了我系统打的补丁，发现并无上述提到的补丁号。所以按照出现问题的时间，将此时间更新的补丁KB3213986卸载后，重启电脑，问题似乎解决了。
网上搜索到还有类似问题的解决方法（win10系统更新后allegro白屏显示异常）：
1、在cmd命令行打开regedit；
2、定位到
HKEY_CURRENT_USER/SOFTWARE/Microsoft/Windows NT/CurrentVersion/AppCompatFlags/Layers；
3、找到allegro.exe相关的注册表项，删除之。
上传个我电脑里Win10补丁图：
- 上一篇： Allegro16.6使用汇总（转）
- 下一篇： 博客开通庆贺
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
coyoo 2023-01-03 14:47
- 2023年度可转债到期税前收益率排名记录
- 一、1月份期初排名1月30日：...
-
- 安森美逻辑门使用问题
- 安森美的逻辑或门MC100EP01是4输入或门，每个输入是单端的ECL电平，如果前端驱动信号为差分LVPECL电平信号的话，该如何连接呢？实际应用的时候，直接将前端LVPECL的正端连接到或门的输入端...
-
- 通过SMB+同轴电缆+BNC连示波器测量信号
- 当电缆长度不同的时候，测量结果会有差异。同样的信号，首先用的是电缆长度是5米，其测量结果如下图所示，可以看到信号基线上有一簇一簇连续的类似“震荡”波形噪声。同样的信号换短一点（1.5m）线缆的测试结果...
-
- ModelSim源文件编译语法错误解决
- .[code]Syntax error near “non-printable character with the hex value ‘0xef“[/code]手打了一个简单的源文件，ModelS...
-
- Generate复用语句仿真时添加信号到波形窗口问题
- 问题描述： Verilog使用Gnerate+for循环复用逻辑，在添加每个复用模块里的信号在ModelSim波形窗口进行观测的时候，发现添加失败。一般的添加信...
-
- ModelSim仿真使用优化选项出现的问题
- 版本：ModelSim 64 10.7问题：当进行仿真的时候，脚本里命令为：“vsim -L lpm -L altera -L sgate -L lpm_ver -L altera_ver -L sg...
EE直播间
更多
-
Fabless技术和应用系列 – 汽车MCU芯片的设计、测试及应用市场分析 直播时间： 06月30日 10:00
1
2
3
4
5
6
7
8
9
0
关闭
热点推荐
/4 
/4
-
返回顶部
-
coyoo 2018-6-8 15:52