以下开始记录在Cadence的学习过程中碰到的问题及解决方法,或心得或归纳。
以SPB15.7为准,分 Capture CIS 和 Allegro 两部分。
=================================================Groups | 是将 1 个或1 个以上的对象设定为同一群组 |
Comps | Component,是带有零件序号(RefDes)的 Allegro 零件 |
Symbols | 是指所有板中的 Allegro 零件,不管其是否带有零件序号(RefDes) |
Functions | 是指 Component 中的 Gate,例如:排阻中的一个电阻 |
Nets | 是指 1 条讯号线 |
Pins | 是指零件脚 |
Vias | 是指贯孔、贯穿孔或称导通孔 |
Clines | 是指带有电气特性的走线 |
Lines | 是指没有电气特性的一般线段,例如:板外框、 |
Shapes | 是指任意多边形的 |
Voids | 是指任意多边形 |
Cline Segs | Cline Segment 是指 Cline 中 1 条没有转折的线段 |
Other Segs | Line Segment 是指 Line 中 1 条没有转折的线段 |
Figures | 是指图形符号,例如:钻孔符号 |
DRC Errors | 是指出违反设计规范的位置及其相关信息 |
Text | 是指文字 |
Ratsnests | 是指鼠线 |
Rat Ts | Ratsnest T-point 是指 T 点,为呈 T 型的Ratsnest, |
用户34281 2008-2-22 11:22