原创 Cadence 学习笔记 - Allegro 篇 (一)

2008-2-21 13:20 5876 12 13 分类: PCB

以下开始记录在Cadence的学习过程中碰到的问题及解决方法,或心得或归纳。

以SPB15.7为准,分 Capture CIS 和 Allegro 两部分。

=================================================

Allegro 名词解释




Groups



是将 1 个或1 个以上的对象设定为同一群组



Comps



Component是带有零件序号(RefDes)Allegro 零件



Symbols



是指所有板中的 Allegro 零件,不管其是否带有零件序号(RefDes)



Functions



是指 Component 中的 Gate,例如:排阻中的一个电阻



Nets



是指 1 条讯号线



Pins



是指零件脚



Vias



是指贯孔、贯穿孔或称导通孔



Clines



是指带有电气特性的走线
( 其范围是
Pin To PinPin To ViaVia To Via 之间的 1 条走线 )



Lines



是指没有电气特性的一般线段,例如:板外框、



Shapes



是指任意多边形的
Shape、空心的长方形及实心的长方形



Voids



是指任意多边形
Shape 中的挖空部份



Cline Segs



Cline Segment 是指 Cline 1 条没有转折的线段



Other Segs



Line Segment 是指 Line 1 条没有转折的线段



Figures



是指图形符号,例如:钻孔符号



DRC Errors



是指出违反设计规范的位置及其相关信息



Text



是指文字



Ratsnests



是指鼠线
( 即讯号线未完成的联机关系
)



Rat Ts



Ratsnest T-point 是指 T 点,为呈 T 型的Ratsnest









文章评论1条评论)

登录后参与讨论

用户34281 2008-2-22 11:22

hen hao
相关推荐阅读
用户1035710 2008-05-05 16:35
关于C6000的引导过程的一点认识
转载自华清远见嵌入式论坛,发帖者:GuanhuaYang关于C6000的引导过程的一点认识我是这样认为的(有不对的希望大家指正):CPU复位后首先把系统程序加载到内部RAM或者外部高速RAM中,然后在...
用户1035710 2008-04-29 10:43
关于关键字 volatile
来自CCS的help:The compiler analyzes data flow to avoid memory accesses whenever possible. If you have c...
用户1035710 2008-04-09 15:23
关于移位运算
移位(bit shifting)移位只对整数运算起作用。通过移位进行2的整数次幂的乘除法要比直接进行乘法运算快很多(当然比除法运算更快),这是一个基本常识。为了理解它的用法,考虑下面这几个公式:x &...
用户1035710 2008-03-06 17:05
Cadence 学习笔记 - Capture CIS 篇 (三)
用表格做元件SPB15.7中增加了用表格来做原理图元件的功能,对于引脚数较多的元件,这是个比较快捷方便的功能,我试了一下这个功能,下面讲下心得。1,表格支持拷贝和粘贴,单个拷贝时,虽然框似乎没有被选中...
用户1035710 2008-03-06 08:43
关于EDIF的片言只语
EDIF - Electronic Design Interchange Format-----------------WiKipedia---------------------------EDIF...
用户1035710 2008-02-29 16:18
Cadence 学习笔记 - Allegro 篇 (二)
针对设计文件(*.brd)上只移动Symbol的「PIN」方法转自莎益博(古怪的名字)的论坛:图就不贴了,想看图就点击上面的连接。一、摘要:Allegro的初始设置,是不能移动设计文件(*.brd)中...
我要评论
1
12
关闭 站长推荐上一条 /2 下一条