 

用户1035710

文章：14 阅读：62102 评论：5 赞：130

 好友  私信个人主页

文章 14
原创 0
阅读 62102
评论 5
赞 130

原创 Cadence 学习笔记 - Capture CIS 篇（二）

 2008-2-22 15:07  3709 7 8 分类: PCB

今天碰到一个问题，尚未解决：

对于多个part组成的compent,比如双运放，其电源脚如何设置？在Protel中可以置为一个part上有电源脚而另一个没有，但是Capture中好像不行，2个part都必须有，这样的话在图纸中放置这个双运放，每个part都会有电源脚，而且每个part的电源脚都必须接在一起，否则出网络表时会出错。原理上来说没啥不对，不过怎么看着那么别扭~

必须要傻傻的把电源脚都连起来？

写原创有奖励！2025面包板原创奖励正在进行中

上一篇： Cadence 学习笔记 - Allegro 篇（一）
下一篇： Cadence 学习笔记 - Allegro 篇（二）

PARTNER CONTENT

换一换> 更多>

案例分享 | 高效节能，性能卓越！汉高三防漆为电动汽车充电系统披上"隐形铠甲"

汉高 2025-03-21

文章评论（1条评论）

登录后参与讨论

用户1113751 2008-2-26 21:39

晕！我前几天也遇到过，呵呵。我也想不通。后来问同事，用orcad10.5版本的元件向导（从EXCEL中导入）来做，把元件分部分，但做成后效果不怎样。放元件时不会自动地：U1A,U1B,只会：U1A，U2A；呵呵。

查看更多评论

相关推荐阅读

用户1035710 2008-05-05 16:35: 关于C6000的引导过程的一点认识; 转载自华清远见嵌入式论坛，发帖者：GuanhuaYang关于C6000的引导过程的一点认识我是这样认为的（有不对的希望大家指正）：CPU复位后首先把系统程序加载到内部RAM或者外部高速RAM中，然后在...

用户1035710 2008-04-29 10:43: 关于关键字 volatile; 来自CCS的help:The compiler analyzes data flow to avoid memory accesses whenever possible. If you have c...

用户1035710 2008-04-09 15:23: 关于移位运算; 移位（bit shifting）移位只对整数运算起作用。通过移位进行2的整数次幂的乘除法要比直接进行乘法运算快很多（当然比除法运算更快），这是一个基本常识。为了理解它的用法，考虑下面这几个公式：x &...

用户1035710 2008-03-06 17:05: Cadence 学习笔记 - Capture CIS 篇（三）; 用表格做元件SPB15.7中增加了用表格来做原理图元件的功能，对于引脚数较多的元件，这是个比较快捷方便的功能，我试了一下这个功能，下面讲下心得。1，表格支持拷贝和粘贴，单个拷贝时，虽然框似乎没有被选中...

用户1035710 2008-03-06 08:43: 关于EDIF的片言只语; EDIF - Electronic Design Interchange Format-----------------WiKipedia---------------------------EDIF...

用户1035710 2008-02-29 16:18: Cadence 学习笔记 - Allegro 篇（二）; 针对设计文件(*.brd)上只移动Symbol的「PIN」方法转自莎益博（古怪的名字）的论坛：图就不贴了，想看图就点击上面的连接。一、摘要：Allegro的初始设置，是不能移动设计文件(*.brd)中...

我要评论

 1

关闭站长推荐

上一条

/4

下一条