今天碰到一个问题，尚未解决：
对于多个part组成的compent,比如双运放，其电源脚如何设置？在Protel中可以置为一个part上有电源脚而另一个没有，但是Capture中好像不行，2个part都必须有，这样的话在图纸中放置这个双运放，每个part都会有电源脚，而且每个part的电源脚都必须接在一起，否则出网络表时会出错。原理上来说没啥不对，不过怎么看着那么别扭~
必须要傻傻的把电源脚都连起来？
对于多个part组成的compent,比如双运放，其电源脚如何设置？在Protel中可以置为一个part上有电源脚而另一个没有，但是Capture中好像不行，2个part都必须有，这样的话在图纸中放置这个双运放，每个part都会有电源脚，而且每个part的电源脚都必须接在一起，否则出网络表时会出错。原理上来说没啥不对，不过怎么看着那么别扭~
必须要傻傻的把电源脚都连起来？
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户1035710 2008-05-05 16:35
- 关于C6000的引导过程的一点认识
- 转载自华清远见嵌入式论坛，发帖者：GuanhuaYang关于C6000的引导过程的一点认识我是这样认为的（有不对的希望大家指正）：CPU复位后首先把系统程序加载到内部RAM或者外部高速RAM中，然后在...
-
- 关于关键字 volatile
- 来自CCS的help:The compiler analyzes data flow to avoid memory accesses whenever possible. If you have c...
-
- 关于移位运算
- 移位（bit shifting）移位只对整数运算起作用。通过移位进行2的整数次幂的乘除法要比直接进行乘法运算快很多（当然比除法运算更快），这是一个基本常识。为了理解它的用法，考虑下面这几个公式：x &...
-
- Cadence 学习笔记 - Capture CIS 篇 （三）
- 用表格做元件SPB15.7中增加了用表格来做原理图元件的功能，对于引脚数较多的元件，这是个比较快捷方便的功能，我试了一下这个功能，下面讲下心得。1，表格支持拷贝和粘贴，单个拷贝时，虽然框似乎没有被选中...
-
- 关于EDIF的片言只语
- EDIF - Electronic Design Interchange Format-----------------WiKipedia---------------------------EDIF...
-
- Cadence 学习笔记 - Allegro 篇 （二）
- 针对设计文件(*.brd)上只移动Symbol的「PIN」方法转自莎益博（古怪的名字）的论坛：图就不贴了，想看图就点击上面的连接。一、摘要：Allegro的初始设置，是不能移动设计文件(*.brd)中...
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
-
返回顶部
-
用户1113751 2008-2-26 21:39