最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1049668
文章：57 阅读：354502 评论：24 赞：456
好友 私信 个人主页

原创 发现一个好网站：集成电路教育网

2007-5-31 15:21 5303 6 7 分类: FPGA/CPLD

http://www.icedu.net/ 集成电路教育网


没事的时候上去遛遛...

写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（1条评论）

登录后参与讨论

用户377235 2011-11-28 13:26

现在集成电路教育网改名为微电子技术网了，www.wdzjs.com

回复

用户75640 2007-7-9 09:55

如果你的PCB是够空间的建议按照最大电流来选取！

回复
相关推荐阅读
用户1049668 2010-12-28 15:56
多时钟域设计和触发器的亚稳态
    目前正在做的东西必须跨时钟域（crossing clock domain），信号非同步的问题很让人头疼。在读资料的时候了解到触发器（flip-flopper）输出会出现亚稳态（meta-sta...
用户1049668 2010-12-17 16:09
为何DC综合后网表文件包含assign语句，如何去除assign语句。
Question:问题：I have a feedthrough in my circuit, and the netlist is showing an assign statement for t...
用户1049668 2010-12-17 14:55
group_path
synopsis DC命令使用group_path可以是DC在编译时使用不同的代价比重。如下命令可以使编译器在编译时对输入端口到寄存器，寄存器到输出端口，输入端口到输出端口三中情况分别做优化。grou...
用户1049668 2010-12-17 14:45
DC compile命令
2.  Synopsys Commands                                        Command Reference                      ...
用户1049668 2010-12-10 10:30
dia软件的逻辑图形库 Logic shapes for DIA
This package is the newly updated logic shapes used in DIA, a opensource diagram program. Unpack the...
用户1049668 2010-11-13 22:52
PLL jitter
Jitter Definitions and Specifications 时钟抖动的定义和规定Jitter is a random variation of the output clock. It...
用户1049668
文章：57 阅读：354502 评论：24 赞：456
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
1
6
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文