原创 发现一个好网站:集成电路教育网

2007-5-31 15:21 4373 2 3 分类: FPGA/CPLD

http://www.icedu.net/ 集成电路教育网


没事的时候上去遛遛...

文章评论1条评论)

登录后参与讨论

billzhu_345737527 2011-11-28 13:26

现在集成电路教育网改名为微电子技术网了,www.wdzjs.com

M理论 2007-7-9 09:55

如果你的PCB是够空间的建议按照最大电流来选取!

相关推荐阅读
nie_yuguo_866340173 2010-12-28 15:56
多时钟域设计和触发器的亚稳态
    目前正在做的东西必须跨时钟域(crossing clock domain),信号非同步的问题很让人头疼。在读资料的时候了解到触发器(flip-flopper)输出会出现亚稳态(meta-sta...
nie_yuguo_866340173 2010-12-17 16:09
为何DC综合后网表文件包含assign语句,如何去除assign语句。
Question:问题:I have a feedthrough in my circuit, and the netlist is showing an assign statement for t...
nie_yuguo_866340173 2010-12-17 14:55
group_path
synopsis DC命令使用group_path可以是DC在编译时使用不同的代价比重。如下命令可以使编译器在编译时对输入端口到寄存器,寄存器到输出端口,输入端口到输出端口三中情况分别做优化。grou...
nie_yuguo_866340173 2010-12-17 14:45
DC compile命令
2.  Synopsys Commands                                        Command Reference                      ...
nie_yuguo_866340173 2010-12-10 10:30
dia软件的逻辑图形库 Logic shapes for DIA
This package is the newly updated logic shapes used in DIA, a opensource diagram program. Unpack the...
nie_yuguo_866340173 2010-11-13 22:52
PLL jitter
Jitter Definitions and Specifications 时钟抖动的定义和规定Jitter is a random variation of the output clock. It...
广告
EE直播间
更多
我要评论
1
2
广告
关闭 热点推荐上一条 /7 下一条