原创 评论：@391349683's Blog 博客中提到的“Verilog实现的4.5倍分频”
代码如下：modulediv_4_5(clk,rst,clkout);inputclk,rst;outputclkout;reg[3:0]cnt_p;reg[3:0]cnt_n;regclk_p,clk_n;assignclkout=clk_p||clk_n;always@(posedgeclkornegedgerst)beginif(!rst)cnt_p=4'd0;elseif(cnt_p==
EE直播间
更多
-
提升毫米波信号测试精度 直播时间： 12月18日 14:00 -
EE Talk主题专访系列直播-对话：释放 Wi-Fi 7 在高带宽应用中的技术潜力 直播时间： 12月19日 10:00
关闭
站长推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论