ysmao333_516219697的文章-面包板社区

 

文章

首页 我的博文

ysmao333_516219697 2014-6-10 13:57: 一阶二阶电路滤波器的软件方式实现; MATLAB中进行软件滤波仿真我身边有些朋友说现在在学校学习什么拉氏变换，Z变换，傅立叶变换没有用，传递函数没有用，差分方程没有用，只是纸上谈兵。我这里 ...; 998 10 0 10

滤波器 MATLAB

ysmao333_516219697 2013-10-11 13:50: 关于DDR3的对比研究; 为实现集成式用户体验，如今的设备支持的功能越来越多，使各类接口承担了大量数据流量压力。为了更高效地处理这些数据，提供高带宽的快速内存可解当前的燃眉之急 ...; 3212 11 1 12

数据传输 SDRAM DDR2内存 DDR3内存读取均衡

ysmao333_516219697 2012-8-29 18:26: 评论：@Hoki's Blog——做一名简单的硬件工程师！博客中提到的“【博客大赛】巧用FPGA中资源”; 随着FPGA的广泛应用，所含的资源也越来越丰富，从基本的逻辑单元、DSP资源和RAM块，甚至CPU硬核都能集成在一块芯片中。在做FPGA设计时，如果针对FPGA中资源进行H ...; 1101 9 0 9

ysmao333_516219697 2012-8-29 18:16: 评论：@391349683's Blog 博客中提到的“通信产业移动化、宽带化、IP化”; 传统互联网技术实现了人与网络的接触，极大地丰富了人们的生活。今天，网络正在重新定义生活的每个层面。风靡的移动智能终端，即时消息、视频和应用共享，电子邮 ...; 930 9 0 9

ysmao333_516219697 2012-8-29 18:15: 评论：@391349683's Blog 博客中提到的“Verilog实现的4.5倍分频”; 代码如下：modulediv_4_5(clk,rst,clkout);inputclk,rst;outputclkout;reg cnt_p;reg cnt_n;regclk_p,clk_n;assignclkout=clk_p||clk_n;always@(posedgeclkorneg ...; 994 12 0 12

ysmao333_516219697 2012-8-29 18:14: 评论：@391349683's Blog 博客中提到的“【博客大赛】PLL和DLL：都是锁相环，区别在哪里？”; DLL:一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同 ...; 887 11 0 11

ysmao333_516219697 2012-8-29 18:01: 评论：@391349683's Blog 博客中提到的“降采样，过采样，欠采样，子采样，下采样，上采样，你学会了吗？【总结】”; 降采样：2048HZ对信号来说是过采样了，事实上只要信号不混叠就好（满足尼奎斯特采样定理），所以可以对过采样的信号作抽取，即是所谓的降采样。在现场中采样往往 ...; 1281 10 0 10

ysmao333_516219697 2012-8-29 17:58: 评论：@391349683's Blog 博客中提到的“用Verilog语言实现奇数倍分频电路 3分频 5分频 7分频”; 众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera的PLL，Xilinx的DLL.来进行 ...; 1162 8 0 8

关闭站长推荐

上一条

/3

下一条