原创评论：@391349683's Blog 博客中提到的“用Verilog语言实现奇数倍分频电路 3分频 5分频 7分频”

 2012-8-29 17:58  1106 7 7

众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，

写原创有奖励！2024面包板原创奖励正在进行中