原创 testbench学习笔记（二）--仿真isp的ip核

 2011-5-8 15:03  2626 6 6 分类: FPGA/CPLD

attachment download attachment download attachment download attachment download采用ispleverstarter 8.0，和modelsim SE 6.6.isp的安装可以参见附件一，modelsim的破解文件参见附件二。
由于8.0里不带有Modelsim，先进行的是如调用modelsim的工作。然后再进行isp的工程的简历，ip的创建。以及modelsim的仿真。
仿真的结果如下图：

从上图可以知道。当lock信号为1是，clk_100M和clk_50M这两个时钟才有效。期间的时间大约是230us。
相关的整个操作的资料见testbench学习笔记（二）--在仿真isp的ip核.pdf，工程源码见test_pll.rar

写原创有奖励！2025面包板原创奖励正在进行中