原创 基于ADSP-BF533的最小系统设计

　　l 引 言

　　ADSP-BF533处理器是Blackfin系列产品的成员，专为满足当今嵌入式音频、视频和通信应用的计算要求和低功耗条件而设计的新型16位嵌入式处理器。他基于由ADI和Intel公司联合开发的微信号架构(Micro SignalArchitecture,MSA)，将一个32位RISC型指令集和双16位乘法累加(MAC)信号处理功能与通用型微控制器所具有的易用性组合在了一起。ADSP-BF533处理器具有以下主要特点：

　　(1)最大频率为600 MHz，1 200 MMACs；

　　(2)每一个内核中带有2个16位的乘法器，2个40位的累加器，2个40位的逻辑运算单元，4个位的视频运算单元和1个40位的移位器。在一个指令周期内可完成2个16位数的乘法，2个40位数的算术逻辑运算，4个位的视频数据算术逻辑运算，1个40位的移位运算；

　　(3)低功耗，采用1．2 V的内核电压和3．3 V的I/O电压，片内集成调压器，并且具备动态电源管理；

　　(4)高达148 kB的片内存储器；

　　(5)丰富的外设接口，支持与SDRAM，SRAM，FLASH和ROM的无缝连接；

　　(6)片上JTAG仿真接口。

　　2系统总体设计

　　最小系统是由保证处理器可靠工作所必须的基本电路组成的,主要包括电源电路、时钟电路、复位电路、SDRAM、FLASH存储器和JTAG接口电路组成，其硬件框图如图1所示。

　　2．1 电源电路

　　BF-533外部IO供电电压为3．3 V，内核供电电压为1．2 V。因此，最小系统采用双电源输出方案，采用TPS73HD301作为电源芯片，典型输入电压为+5 V，输出电压为+3．3 V和+1．2 V，每个输出最大可提供750 mA的电流。TPS73HD301具有电压监控功能，以保证被供电芯片在一个恒压下正常工作。他为每一路电压输出提供一个复位输出口，当他检测到输出的电压为欠压状态时，与那个输出电压相对应的RESET管脚将输出一个低电平，以启动系统复位。其电路如图2所示。

　　2．2 时钟电路

　　BF-533可以使用外部时钟，也可以使用内部振荡电路。当使用外部时钟时，应将此外部时钟连接到DSP的CLKIN引脚，且XTAL引脚悬空。本系统采用的是内部振荡电路外接晶振的方式，晶振连接到CLKIN和XTAL之间，并与两个电容相连，如图3所示。

　　2．3 复位电路

　　手动复位是最小系统常用的功能，本系统采用专用复位芯片IMP811实现手动复位，如图3所示。

　2．4 JTAG接口电路

　　BF-533提供了一个1EEE 11 49．1 JTAG测试访问端口。通过此端口，仿真器能够访问DSP的内部，允许开发者装载代码，设置断点，观察变量和寄存器。本系统采用14针接口的标准，如图4所示。

　　2．5 SDRAM

　　SDRAM(同步动态随机存储器)具有随机读写速度快，写入数据之前不需要进行擦除的特点，在嵌入式系统中成为不可缺少的存储设备之一。本系统采用HY57V561620，其容量为32 MB，最高频率为133 MHz。ADSP-BF533支持与SDRAM的无缝连接，SDRAM的地址映射为OX00000000～OX080000000，其连接方法如图5所示。

该程序将0x2000000个数写入SDRAM，在Visual DSP++的BLACKFIN Memory窗口可以观察到SDRAM的数据写入情况，以验证写入是否正确。
2．6 FLASH存储器

　　ADSP-BF533具有3种引导模式，如表1所示。当上电复位或者软件初始化复位后，处理器采样复位配置寄存器BMODE引脚，执行引导功能。无论采取何种引导模式，都要从外部存储器设备首先读取一个10个字节的头。这个头指定将被传输的字节数量和存储器的目的地址。多存储器模块可被任何引导次序装载，一但所有模块被装载，程序从L1指令SRAM的起始部分开始执行指令。

本系统采用NOR FLASH作为引导代码存储器，选用容量为1 MB的AM29LV800D，将其接在BF-533异步存储空间的BANK0上，其地址范围为0x20000000～0x20100000，电路如图6所示。

　　3系统设计注意事项

　　(1)对于没有用到的DSP引脚，应将其拉高、拉低，或者定义成输出端，例如如果nBR，ARDY引脚不用时应拉高，RTXI，NMI引脚不用时应拉低。

　　(2)在电路板设计中，应在电源和地之间合理分布去耦电容，以滤除噪声，提高系统的稳定性。

　　(3)尽量缩短高频信号的走线，时钟和负载的连线尽量短而粗，并且晶振下面不要走线。

　　 4 结 语

　　最小系统可以直接作为核心部件应用与工程和科研中，具有良好的通用性和可扩展性。在最小系统的基础上，可以很方便地进行二次开发和功能扩展，能够缩短开发周期，降低开发成本。本文实现了最小系统的基本功能，介绍了各模块的硬件电路，为DSP应用技术的研究提供了一个良好的平台。