原创 求助！！我想用VHDL做点东西，但是很迷茫！！

我是在校大学生，我们这学期正在学习EDA,用的软件是MAX+PLUS2，我感觉语法和c++有点像，可能大多数的语言都是相同的吧！我不知道学了这个，我这学期能做些什么。不过，作为一个大三下的学生而且是学通信工程的，感觉自己也没做过什么“项目”，之前的几个设计性的实验，我感觉也太简单了，无非是数字电路的编码器，译码器，加法器，555等器件的综合应用。做东西少，一方面是我们专业必较差，老师不太重视课外实验，也可能老师觉得我们没有这个能力，也从来没有听说过谁跟过老师做东西的，另一方面是我们自己的原因，自己主观不努力。最近，我决定考研了，在也在网上看到了很多帖子，很多学长学姐说导师在面试时会考察你的科研动手能力，问你做过哪些项目。但是，像我这样根本就没有做过什么东西，没有参加过什么电子设计大赛的学生来说，没有什么项目拿出来和老师交流，我想面试的时候也肯定会减少了很多砝码的。所以，我想通过这次EDA的学习来做点东西，目前，我们的VHDL的基本语句已经学完了，在这里我想请大家给点方向性的意见，接下来我做点什么东西呢？希望有好心的朋友能帮助我一下，多给我些指点！！！谢谢！