原创 三相无刷电机控制与TMS320F2812 -- F2812简介（2）

F2812总体结构

       F2812总体结构见图1。芯片内总结构基本上可以分为三大部分：内核、外设及总线。

    内核即图中的C28x CPU部分，为芯片的中央处理器。主要接受外部四种信号：

-           
RS复位信号：该端口为低电平时，CPU复位，所有的寄存器回到初始状态；

-           
CLKIN：时钟信号，为CPU工作提供时钟；

-           
中断源：INT1~INT14及NMI（不可屏蔽中断）；

-           
JATG：实时调试接口，用于上传、下载程序或数据等；

      F2812芯片内含有多种外设，其简要描述如下：

-           
定时器：共3个定时器，分别为Timer0、Timer1、Timer2。Timer0产生的中断信号TINT0，经中断扩展模块（PIE）转换的产生CPU中断信号（INT [12:1]之一）。Timer1产生的中断信号TINT1和XINT13复用，可由软件指定哪个信号给CPU。Timer2产生的中断信号TINT2直接给CPU，所以TI的实时操作系统DSP/BIOS以Timer2为节拍控制。

-           
中断扩展模块（PIE），主要是将多达96个外设中断，编成12路CPU中断（INT [12:1]）。CPU响应中断后，查询PIE中的中断响量表，并跳转到用户中断服务程序，执行中断任务。

-           
外部中断接口、串口（SCI、SPI、CAN）及事件管理器EVA、EVB实现多种特定的功能。外设产生的中断信号，都接到中断管理器（PIE）。特殊功能模块的输入输出端口与通用输入输出端口（GPIO）复用，可通过配置切换寄存器（GPIO MUX）配置芯片端口的功能。

-           
12位ADC转换模块。

-           
系统控制，包括复位信号，振荡器及锁相环，功耗管理及看门狗。

-           
外部存储器接口，包括程序空间、数据空间、IO空间。19位地址宽度和16位地址宽度。

-           
存储器：L0、L1单端存取RAM，共8K，可用于存储数据或程序。H0单端存取RAM ，共8K，可用于存储数据或程序。FLASH共128K；启动只读存储器，共4K。

    总线为CPU与外设之间的桥梁，外设寄存器中的数据通过总线读写。担负着CPU与外设之间数据传输的任务。

图1：F2812总体结构图