原创 PCB设计之3W原则

2014-10-28 07:45 3451 9 10 分类: PCB

在PCB设计中为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持大部分电场不互相干扰,这就是3W规则。如下图所示。

满足3W原则能使信号间的串扰减少70%,而满足10W则能使信号间的串扰减少近98%.

3W原则虽然易记,但要强调一点,这个原则成立是有先前条件的。从串扰成因的物理意义考量,要有效防止串扰,该间距与叠层高度、导线线宽相关。对于四层板,走线与参考平面高度距离(5~10mils),3W是够了;但兩层板,走线与参考层高度距离(45~55mils),3W对高速信号走线可能不够。3W原则一般是在50欧姆特征阻抗传输线条件下成立。

3W原则是指多个高速信号线长距离走线的时候,其间距应该遵循3W原则,例如时钟线,差分线,视频、音频信号线,复位信号线及其他系统关键电路需要遵循3W原则,而并不是板上所有的布线都要强制符合3W原则。

PCB设计之3W原则

PCB设计之3W原则

 

原创文章,转载请注明: 转载自 吴川斌的博客 http://www.mr-wu.cn/ 

本文链接地址: PCB设计之3W原则 http://www.mr-wu.cn/3w-rule-pcb-design/

文章评论1条评论)

登录后参与讨论

用户451171 2016-3-4 16:30

学习了
相关推荐阅读
吴川斌 2016-05-16 10:59
PCB走线角度选择 — PCB Layout 跳坑指南
现在但凡打开SoC原厂的PCB Layout Guide,都会提及到高速信号的走线的拐角角度问题,都会说高速信号不要以直角走线,要以45度角走线,并且会说走圆弧会比45度拐角更好。事实是不是这样?PC...
吴川斌 2015-11-18 23:09
Cadence Sigrity PowerDC 解决高速电路电源完整性DC电源分析的利器
Cadence Sigrity电源完整性仿真工具箱中的PowerDC,正如其名称组成所述(Power+DC),主要应用于DC电源在PCB板上的电源完整性问题仿真,包括:整板电源IR-Drop、电流...
吴川斌 2015-11-18 23:06
关于Cadence 2015 PCB 技术巡回研讨会
Cadence 2015 PCB 技术巡回研讨会深圳站老wu因工作原因遗憾的错过了,根据小伙伴们现场微信朋友圈秀出来的图片来看,这个研讨会的内容还是很棒的,除了免费的海鲜大虾午餐,还介绍了很多关于...
吴川斌 2015-11-01 22:49
在PCB板边走高频高速信号线的注意事项–高频高速信号设计基本原则
我们经常在教科书或者原厂的PCB Design Guide里看到一些关于高频高速信号的设计原则,其中就包括在PCB电路板的边缘不要走高速信号线,而对于板载PCB天线的设计来说,又建议天线要尽量靠近板边...
吴川斌 2015-11-01 22:47
高速PCB设计应避免过孔via将参考平面打碎 形成分割槽 造成信号完整性问题
VIA过孔是PCB电路板上必不可少的组成部分,可以说,对于多层电路板而言,怎么可能没有过孔via存在呢?当然,对于高速信号传输线来说,要尽量避免过孔的寄生参数对信号传输造成影响,尽量少打过孔,但是对于...
吴川斌 2015-10-20 23:10
高速信号PCB布线要注意避免信号回流路径不连续造成信号完整性问题
高速信号PCB布线要注意避免信号回流路径不连续,造成信号环路增大,产生EMI超标及串扰问题。 我们知道,电子电路总是需要形成一个闭环回路的。对于PCB上的高速信号传输线来说,其信号的回流路径总...
我要评论
1
9
关闭 站长推荐上一条 /2 下一条