原创 今天收获的两个版图工作的小技巧

2010-12-8 10:10 2898 22 28 分类: 消费电子

1、画大电流管时(特别是插指结构),漏区孔和poly栅距离可以略大些,增加一些漏极电阻,可以有助于电流在各管中均匀流过。因为如果一个管子的电流偏大,则电阻上的压降偏大,则会有助于减少流过该管子的电流,等效为一个负反馈。ESD管漏区电阻画大也是部分因为这个原因。

2、有些电路结构做option时,在倒比管上做更方便调节。因为倒比管比较长,栅可以做成蛇形栅。每一段栅用metal连起来。这样在做metal option时,可以很方便的增减栅长来调节管子的宽长比。

文章评论6条评论)

登录后参与讨论

用户1699644 2013-6-27 18:27

伟大的中国人民

用户1561824 2012-5-7 19:59

两个系统的协调,单独靠CPLD代码的健壮性似乎较难实现。如何判定MCU已经复位成功,开始同步通信呢?

用户1495453 2011-11-10 21:29

不错 很好的一篇

用户1626152 2011-9-24 15:36

支持一下

用户1626152 2011-9-24 15:33

支持一下

用户1620221 2011-8-15 11:29

注意:违规内容已被屏蔽!

用户1588487 2011-8-11 14:39

呵呵,顾客都是只看效果,不管原因的

用户1492696 2011-7-27 15:27

hehe

用户1400651 2011-7-22 13:34

多系统,多电压, power sequence 和reset时间很重要的。研发阶段都是要用示波器量的。都要预留足够的余量。

用户1171055 2011-7-19 10:36

多系统连接要考虑复位的顺序问题,这是初学者容易犯的小错误,却很致命
相关推荐阅读
用户1578651 2010-12-04 20:24
【转】Wafer管芯数量及成本估算
【转】Wafer管芯数量及成本估算 2007-04-16 01:34 Wafer管芯数量及成本估算 一片wafer上die数量的估算方法               die数量=π(R-X-Y)2  ...
用户1578651 2010-12-04 20:20
用modelsim作后仿真遇到的一个问题
用modelsim作后仿真,编译时报 Failed to find matching specify timing constraint.# ** Error: (vsim-SDF-3445) Fai...
用户1578651 2010-12-04 20:18
芯片上的逻辑改动
有的时候芯片回来之后,或者因为功能原因或者测试出小bug会希望直接在芯片上通过FIB修改一些功能,这就需要找到电路中的问题修改点。一般来说芯片能实现上逻辑上的改动的前提有以下几点: 1、如果只是去掉某...
用户1578651 2010-12-04 20:17
平板电容值计算
平板电容C=ε0 εr S/d 真空介电常数ε0=8.854x10-12 F/m 如 εr=4.1, d=350A 则单位面积平板电容值为C=8.854x10-12 x 4.1 x 10-12 / 3...
用户1578651 2010-12-04 20:15
[读书]The High Level Synthesis Blue Book__1
从bit accurate data types看起目前有两类业界标准的bit accurate data types:SystemC和Mentor的Algorithmic C数据类型。其中Syste...
我要评论
6
22
关闭 站长推荐上一条 /2 下一条