用户1578651的文章-面包板社区

 

文章

首页 我的博文

用户1578651 2010-12-8 10:10: 今天收获的两个版图工作的小技巧; 1、画大电流管时（特别是插指结构），漏区孔和poly栅距离可以略大些，增加一些漏极电阻，可以有助于电流在各管中均匀流过。因为如果一个管子的电流偏大，则电阻 ...; 2937 22 6 28

pcb esd

用户1578651 2010-12-4 20:24: 【转】Wafer管芯数量及成本估算; 【转】Wafer管芯数量及成本估算 2007-04-16 01:34 Wafer管芯数量及成本估算一片wafer上die数量的估算方法 die数量=π(R- ...; 3835 24 1 25

成本估计管芯数量

用户1578651 2010-12-4 20:20: 用modelsim作后仿真遇到的一个问题; 用modelsim作后仿真，编译时报 Failed to find matching specify timing constraint. # ** Error: (vsim-SDF-3445) Failed to parse SDF file "*******.SDF". ...; 6477 23 0 23

后仿真

用户1578651 2010-12-4 20:18: 芯片上的逻辑改动; 有的时候芯片回来之后，或者因为功能原因或者测试出小bug会希望直接在芯片上通过FIB修改一些功能，这就需要找到电路中的问题修改点。一般来说芯片能实现上逻辑 ...; 1912 21 2 23

eco debug

用户1578651 2010-12-4 20:17: 平板电容值计算; 平板电容C=ε0 εr S/d 真空介电常数ε0＝8.854x10-12 F/m 如　εr=4.1, d=350A 则单位面积平板电容值为C=8.854x10-12 x 4.1 x 10-12 / 350x10-10 = 1.037 fF/u ...; 3223 25 0 25

用户1578651 2010-12-4 20:15: [读书]The High Level Synthesis Blue Book__1; 从bit accurate data types看起目前有两类业界标准的bit accurate data types：SystemC和Mentor的Algorithmic C数据类型。其中SystemC数据类型诞生时间早，但有 ...; 2508 21 0 21

hls algorithm

用户1578651 2010-12-4 20:14: 用calibre做lvs的实用脚本; 转载自： http://bbs.eetop.cn/viewthread.php?tid=210127 包括 verilog 到cdl的转换; ip cdl的调用. lvs中常见单元名称不匹配的修正; calibre命令行 ...; 6296 30 0 30

calibre 脚本 lvs

用户1578651 2010-12-4 20:12: nanosim和vcs的混合仿真; nanosim和vcs都是synopsys的工具，二者联合起来可以比较方便的进行数字模拟混合仿真。最近研究了一下混合仿真的过程，可以进行初步的混合仿真。仿真平台的结构 ...; 4246 29 0 29

nanosim vcs 混合仿真

用户1578651 2010-12-4 20:11: 生成license file for hspice; 一个以前的工艺只有Hspice Model，要仿仿这个工艺的电路，没办法只好自己把hspice 相关的feature加到license file中。方法： 1、在synopsys.scr中加入所有和h ...; 2830 25 0 25

license

用户1578651 2010-12-3 22:44: 【转】Wafer管芯数量及成本估算; 【转】Wafer管芯数量及成本估算 2007-04-16 01:34 Wafer管芯数量及成本估算一片wafer上die数量的估算方法 die数 ...; 4800 13 0 13

用户1578651 2010-12-3 22:40: 用modelsim作后仿真遇到的一个问题; 用modelsim作后仿真，编译时报 Failed to find matching specify timing constraint. # ** Error: (vsim-SDF-3445) Failed to parse SDF file "*******.SDF". ...; 2596 13 0 13

用户1578651 2010-12-3 22:38: 项目合作流程; *项目预估阶段(7天) 客户提出设计要求，我方对项目工作量、复杂度、可行性进行初步评估，给出初步评估报告。在此基础上和客户共同确定是否继续进 ...; 1575 15 0 15

用户1578651 2010-12-3 22:37: 芯片上的逻辑改动; 有的时候芯片回来之后，或者因为功能原因或者测试出小bug会希望直接在芯片上通过FIB修改一些功能，这就需要找到电路中的问题修改点。一般来说芯片能实现上逻辑 ...; 1265 16 0 16

用户1578651 2010-12-3 22:35: 平板电容值计算; 平板电容C=ε0 εr S/d 真空介电常数ε0＝8.854x10-12 F/m 如　εr=4.1, d=350A 则单位面积平板电容值为C=8.854x10-12 x 4.1 x 10-12 / 350x10-10 = 1.03 ...; 2699 16 0 16

用户1578651 2010-12-3 22:34: 用calibre做lvs的实用脚本; 转载自： http://bbs.eetop.cn/viewthread.php?tid=210127 包括 verilog 到cdl的转换; ip cdl的调用. lvs中常见单元名称不匹配的修正; calibre命令 ...; 2462 15 0 15

12 / 2 页下一页

关闭站长推荐

上一条

/3

下一条