原创 【转】Wafer管芯数量及成本估算

2010-12-4 20:24 3776 24 25 分类: 消费电子
【转】Wafer管芯数量及成本估算
2007-04-16 01:34

Wafer管芯数量及成本估算

一片wafer上die数量的估算方法
     
          die数量=π(R-X-Y)2     /(X*Y)             (1)

R         为wafer的半径。
X,Y       是MASK(左下角在原点)的右上角坐标,X,Y尺寸包括划片槽,缓冲区等尺寸   
π        3.14
注:上式中的2是2次平方
*****************************************************************************
举例:     Alan是XX1234(采用XXIC 0.6um DPDM 工艺设计)项目的PM,他的BOSS要求粗
           略核算该芯片每颗     裸片的成本

Alan马上action!

Alan先从layout engineer Jarry 那里得到XX1234’size(890um,890um),又打电话
给foundry ,得到一片Wafer的报价为3千RMB。
然后Alan开始计算:

因为划片槽由foundry 处理,所以
(X,Y)的坐标估算为 (1000um,1000um)
采用6寸wafer          R=75000um

上述数据带入(1)式得:

             die数量=3.14(75000-1000-1000)2/(1000*1000) =16733.06
                                
芯片颗数为16733颗,每颗成本为3000元/16733=0.179元,每颗17.9分,成本这么低,
Alan很高兴,拿起电话马上要报告BOSS,但忽然一想,还没考虑wafer边缘等损耗,及
测试损耗(还好,差点漏了这些,要是估价过低,造成sales们的被动,非挨BOSS踢
不可!Alan暗自庆幸)。因此Alan开始第二步估算芯片的成品率,按照以往的经验打个
9.5折吧!Alan马上拿起计算器,飞快地得到总数为16733*95%=15896颗。Alan这时脑
子里总有个东东在一闪一闪的,据市场部反映这颗芯片很多家都在做,可出来的东东没几
家叫得响的,而且价格战愈演愈烈,每颗IC的利润都是以分计算的,Alan倒吸了一口凉
气,看来这个东东是块硬骨头啊!于是Alan打电话给负责这个项目的Circuit Engineer Tom,
没等Alan开口,Tom就诉起苦来,哥们,别看这是个小东东,可折腾死我了,纯MOS
模拟电路,手上的Model又不可靠(这点Alan很理解,国内的foundry的model几乎不可
信,当他做第一个项目的时候,设计一个555振荡器,迷信他们给的model,结果放电电阻
的仿真结果居然比计算的大了10倍,他痛苦了好多天,就按model去做了,等流片出来
后,时钟频率居然慢了10倍,气得他直****!),我只能靠手工计算。唉!即使我的设
计完全正确,这foundry的工艺要是飘来飘去我可没辙了,而且这里有个滤波器对Vt等
某些工艺参数非常敏感!……Alan 听完Tom的抱怨!嘿嘿的坏笑了几声!看来这个产品
跟工艺密切相关啊!后续测试工作肯定折磨死Tom,尤其批量生产时不同时期出来芯片
的成品率可能会出现反复!Alan为了防止被BOSS的kick,决定来个保守的算法,到底打
几折呢?这让他很难估计! 这时BOSS过来了,hi, Alan, 我昨天看到crocodile打八折,
我就买了这件,说这把那咧着嘴的crocodile指给Alan看. Alan冲它嘿嘿的坏笑起来,BOSS
不自然地走开了!

好个八折,好个八折!
Alan立刻搞定了XX1234的成本估算:

         芯片成品率      16733*80%=13386(颗)   
         每颗裸片成本 300000/13386=22.41(分)

其实一片wafer上die数量的估算,最终目的也就是芯片的成本核算,其中成品率的核算
要靠工程师的经验来感觉!(这里暂时忽略测试等成本)。例如国内的0.6u工艺线,要
是做CMOS digital低端产品,成品率大概在96%左右,当然,这不是绝对。

以上内容,仅供参考。

感谢发明公式(1)的人!同时也感谢我的启蒙老师――老叶,是他告诉了我这条公式!


补充:今天利用上式估算一个2mm*20mm的芯片在8寸和六寸上面的die的颗数,结果让我很吃惊。
上面的公式时,对于小尺寸的IC是很有用的,因为它直接裁掉了wafer边缘的距离X+Y,而wafer
本身的周边几毫米里的die通常失效很严重,所以利用上式比较准。但对于大的die(20mm*2mm),
肯定会出现问题,由于老总要准确的结果评估成本,我不得不在8英寸和6英寸的wafer里画了一
下,数出理论die分别为676和355。有兴趣的**可以比较一下公式算出的结果。想一想有什么
好办法去修正!

                  
                                                                   Alan
                                                               2004年4月6日

 

文章评论1条评论)

登录后参与讨论

用户1406868 2012-4-19 16:50

请教:在哪里有foundry?哪里有wafer卖?
相关推荐阅读
用户1578651 2010-12-08 10:10
今天收获的两个版图工作的小技巧
1、画大电流管时(特别是插指结构),漏区孔和poly栅距离可以略大些,增加一些漏极电阻,可以有助于电流在各管中均匀流过。因为如果一个管子的电流偏大,则电阻上的压降偏大,则会有助于减少流过该管子的电流,...
用户1578651 2010-12-04 20:20
用modelsim作后仿真遇到的一个问题
用modelsim作后仿真,编译时报 Failed to find matching specify timing constraint.# ** Error: (vsim-SDF-3445) Fai...
用户1578651 2010-12-04 20:18
芯片上的逻辑改动
有的时候芯片回来之后,或者因为功能原因或者测试出小bug会希望直接在芯片上通过FIB修改一些功能,这就需要找到电路中的问题修改点。一般来说芯片能实现上逻辑上的改动的前提有以下几点: 1、如果只是去掉某...
用户1578651 2010-12-04 20:17
平板电容值计算
平板电容C=ε0 εr S/d 真空介电常数ε0=8.854x10-12 F/m 如 εr=4.1, d=350A 则单位面积平板电容值为C=8.854x10-12 x 4.1 x 10-12 / 3...
用户1578651 2010-12-04 20:15
[读书]The High Level Synthesis Blue Book__1
从bit accurate data types看起目前有两类业界标准的bit accurate data types:SystemC和Mentor的Algorithmic C数据类型。其中Syste...
我要评论
1
24
关闭 站长推荐上一条 /2 下一条