原创 高速收发器基础

高速收发器是指100mb~1Gb传输，应用在系统的PHY层。主要由电路板走线，Fiber和CAT5作为介质。

两个子层：

1.物理编码子层（PCS）：在物理介质上传输并行数据的数字逻辑以及回复数据的数字逻辑（编

码，解码，加扰和解扰）

2.物理介质附加子层（PMA）：将数字数据转换为串行模拟流，或者反向转换，可直接连接物理介质（串并转换或反向）

相位补偿：内核和收发器PCS之间的相位差

字节串化器：可以用多个字节串化器拼成32bit，降低发送端时钟。

8B/10B编码器：保证发送数据有足够的跃变以维持和接受器的同步

串化器：比特反转，需要两路时钟

发送器缓冲：设置共模电压，匹配电阻

发送器时钟管理单元（CMU）：TxPLL，中心时钟（连接其他逻辑），本地时钟分频器

接收器输入缓冲：片内匹配，共模产生，可编程均衡，直流和交流耦合。

接收器PLL：校准CRU

接收器CRU：恢复时钟，产生解串器，收发器，内核时钟

解串器：同上

字对齐器：码型探测，对齐器，手动比特华东，运行长度检查器

速率匹配器：提供时钟补偿，字符同步

8B/10B解码器：同上

字节解串器：同上

字节排序模块：同上

相位补偿FIFO：同上