原创 IC晶体管集电极集成电路技术

　　掺下降时的集电极电流= 10 c秆基极宽度为援基极的宽度和集电撮基极耗尽层宽度可忽略。
　　设ei屉电阻系毂用独立方法测得为2 t~个别晶片基极-发射极电压在5ZO mV到56, mV之间变化，集电极电流为那么外延层厚度应为多少，相应的外延收缩电阻的表面电阻应为多少？假设空穴掺杂为10 cmz电子播杂为忽略耗尽层宽度。
　　假设基极扩散结深度为电摄电流为计算Qh和基极的表面电阻。
　　用下述方法估算击穿电压。
　　当基极耗尽区包括整个基极时，电荷中性的需求要求基授耗尽层中受主离子的敷量等于基极的集电挺-倒的耗尽层中施主离子的曲帅蓦im帅柏加8钟柏0第二章双极型、MOS和日iCMOS集威电路技术散量1当有足够的电压时基区的耗尽区包括了整基区，集电楹中的耗尽区必须包括电离的粒子来等于Q,当这些粒子的密度已知时，集电槛中的耗尽层构击穿电压就可以确定了。
　　如果我们假设基撮的掺杂比集电极中的Nu大得多，那么就可以利用式15然后求出耗尽层宽度。
　　如果是在标准器件上考虑这个问题，假设V为560 mV=13 cmz空穴迁移宰五，为i50 cds外延掺杂为IOis cm,硅的介电常数×lo叫2 F集为lO pA艘设迁移率为常数。
　　到这是p型注入，所以有效表面浓度与背景衬底浓度和有效被度不同。
　　放j区器件的引导足度为求另同样技术的器件的输出电阻，其引导R度为50 pm×12 pm,滑撮电流为30肿。Vffi25 V,开路电流探tEr <O时为00时为lO小。
　　当t 20时潭楹和嗣槛初始电压为个掏遭宽为w的晶体管。
　　假设两个晶体昔除了沟遭宽度都样。
　　忽略村底效应和淘2-19 个完整的电子子系统，需要40 000 milsl的硅面积。
　　隶系统是甩个还是两芯片。假第二章双扭型、MOS和BiCMOS集成电路技术30 V描绘本封装关于环境温度的最大允许功耗匝数，假设模片最大允许温度为150℃。
　　过去集成电路制造技术给电路设计者造成了系列元件成本上的限制。
　　当能够实现与分立晶体管和无源元器件电路不同的单片集成电路时，性价比是高的电路实现方式与过去先反映在用分立元件的高性价比的解决方案E如电阻和电容）要比有源元器件便宜得多电赭应该含有尽量少的晶体管，并且用电容完成级间耦图3,l典型分立元器件实现的音频放火器第三章单纽放大器与多镪放大器合。