如题：FPGA内部是没有高阻态和不定态 信号不是1就是0。
这个问题让我吃了很大的苦头，自以为FPGA内部没有被片选中芯片输出高阻很帅，还能节约下一级模块的输入端口，还能节约下一级的代码量。
实际上为此付出了一整晚惨痛的代价。
- 上一篇： Verilog阻塞与非阻塞赋值的不同
- 返回列表
文章评论（1条评论）
登录后参与讨论
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
Lunn 2015-12-17 11:17
用户377235 2014-8-15 09:08