原创 (转载)Modelsim SE 进行时序仿真及altera库的添加(Modelsim仿真时加载错误的问题Error loading design)

2014-3-11 15:27 4411 16 18 分类: FPGA/CPLD
# ** Error: (vsim-3033) pll.v(94): Instantiation of 'altpll' failed. The design unit was not found.
#         Region: /pll_tb/DUT
#         Searched libraries:
#             F:\Modelsim_example\PLL\work
# Error loading design

文章评论2条评论)

登录后参与讨论

用户1748817 2016-4-25 11:07

写得不错,恍然大悟!不知为什么不用altera自带的modelsim_ase仿真呢?很多库已经生成了啊。

用户1730121 2014-3-15 19:04

打开是乱码 呜呜
相关推荐阅读
用户1701511 2014-11-03 18:57
评论:@脚踏实地,仰望星空!!! 博客中提到的“ 那些年,我们拿下了FPGA-第11章循环语句笔记(1)”
很详细!...
用户1701511 2014-04-28 14:24
verilog2001中generate的精妙用法(转载)
verilog2001中有generate这个语法,近日有用到,简单归纳如下: 语法: 1。genvar后面的for,变量必须是genvar变量;generate+if,不如`ifdef ...
用户1701511 2014-03-11 15:41
32个优秀CPLD_FPGA论坛(转)
1. OPENCORES.ORG 这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。 进入后,选择project或者由http//www.opencores.org/brow...
用户1701511 2014-02-17 16:17
评论:@c3__jia's Blog 博客中提到的“国外用电子元件的小制作,原理元器件也这么有美感。”
有意思...
用户1701511 2013-12-20 22:11
评论:@ kane18's Blog——追求真理,知行合一 博客中提到的“关于按键消抖的理解:【基于特权FPGA教程第9讲】”
帅气!!...
我要评论
2
16
关闭 站长推荐上一条 /2 下一条