原创 Synplify初始化register、RAM

初始化register：

1. 推荐方式是直接在HDL代码中描述

    reg error_reg = 1'b0;

    reg [7:0] address_reg = 8'hff;

2. 添加属性

    在verilog代码中 reg [3:0] rst_cntr /* synthesis INIT="1" */;

    在SDC文件中 define_attribute {i:rst_cntr} INIT {"1"}

初始化RAM：

1. 使用系统任务

    $readmemb | $readmemh ("fileName", memoryName) ; 

2. 使用INIT属性