XILINX FPGA
带时钟使能（clock enable）的寄存器：在HDL代码中添加syn_direct_enable，默认不带时钟使能。
带同步置位复位（synchronous set/reset）的寄存器：HDL代码中添加syn_direct_set或syn_direct_reset，编译器会自动添加。
发布
/3 
文章评论（0条评论）
登录后参与讨论