原创 MOS管的结构和工作原理

^{在P型衬底上，制作两个高掺杂浓度的N型区，形成源极（Source）和漏极（Drian）,另外一个是栅极（Gate）.当Vi=Vgs<Vgs(th)时，MOS工作在截止区。只要负载电阻远远小于MOS管的截止电阻R_OFF，在输出端就为高电平V_OH,且V_OH约等于V_DD。这时，MOS管的D-S之间相当一个断开的开关。Rd当Vi>Vgs并且在Vds较高的情况下,MOS管工作在恒流区，随着Vi的升高Id增大，而Vo随这下降。}

常用逻辑电平：TTL、CMOS、LVTTL、LVCMOS、ECL（Emitter Coupled Logic）、PECL（Pseudo/Positive Emitter Coupled Logic）、LVDS（Low Voltage Differential Signaling）、GTL（Gunning Transceiver Logic）、BTL（Backplane Transceiver Logic）、ETL（enhanced transceiver logic）、GTLP（Gunning Transceiver Logic Plus）；RS232、RS422、RS485（12V，5V，3.3V）；TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
cmos的高低电平分别为:Vih>=0.7VDD,Vil<=0.3VDD;Voh>=0.9VDD,Vol<=0.1VDD.
ttl的为:Vih>=2.0v,Vil<=0.8v;Voh>=2.4v,Vol<=0.4v.
用cmos可直接驱动ttl;加上拉电阻后,ttl可驱动cmos.
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的搞电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
//OC门电路必须加上拉电阻，以提高输出的搞电平值。
OC门电路要输出“<?xml:namespace prefix = st1 ns = "urn:schemas-microsoft-com:office:smarttags" />1”时才需要加上拉电阻不加根本就没有高电平
在有时我们用OC门作驱动（例如控制一个LED）灌电流工作时就可以不加上拉电阻
OC门可以实现“线与”运算
OC门就是  集电极开路输出
总之加上拉电阻能够提高驱动能力。