原创 《Verilog数字系统设计教程》读后感

2009-1-18 14:48 5448 6 6 分类: FPGA/CPLD

对于第一部分中基本的语法已经掌握,现在就是实线运用,达到纯熟的地步。其中调试用系统任务和常用编译预处理语句没有仔细阅读,这部分是编写testbench必须要掌握的,今后用到了在学习。


第二部分对同步状态机、阻塞和非阻塞概念有深入的理解,需要在今后编程中不断调试,才能理解更深。


第三部分的十二个练习进行了录入和调试,学会了用Modelsim进行仿真。


下一步就是大量的调试!!!

文章评论0条评论)

登录后参与讨论
我要评论
0
6
关闭 站长推荐上一条 /2 下一条