原创 【西西学FPGA】 Lesson 14

Lesson 14
2016.4.16
内容：
rx+fifo+compute+tx

要点：
1 第一行 0-85 给fifo0
2 第二行 0-85 给fifo1
3 第三行 0-85 与fifo0 、fifo1 做计算，同时传给fifo1；
4 第四行如上，且 fifo1 输入满85以后，再读取新的数字，同时将值给fifo0；

5 fifo，同时读写，无需地址，在请求来的下一个时钟有效。

易错点：
1 wrreq_0 的控制条件
2 num_cnt第一次计数清零的条件
3 模块的输入输出划分；

注意：

波形图和信号关系仍然需要整理