原创 easyFPGA与门

// my_and.v
module my_and(
    A,          //输入由开关KEY1决定，0：按下，1：未按下
    B,          //输入由开关KEY2决定，0：按下，1：未按下
    Led         //输出由LED显示， 0：点亮，1：熄灭
    );
input   A;      //输入
input   B;      //输入
output  Led;    //输出

and U1(Led, A, B);

endmodule