原创 FPGA复位问题

一  基本概念

同步复位和异步复位

同步复位就是指复位信号在时钟上升沿到来时，才能有效。否则，不复位

异步复位是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位

二  优缺点

三  处理方法

推荐使用：异步复位，同步释放 + 复位信号低电平有效

异步复位，同步释放 ： 就是在复位信号到来的时候不受时钟信号的同步，而是在复位信号释放的时候受到时钟信号的同步。

下面是一个复位信号综合器的VHDL描述：

-------------------------------------------------------------------------------------

-- Copyright (C), 2010, XGXC.Co.,Ltd, All right Reserved

-- File name  : rst_module.vhd

-- Description   : Synchronous reset and asynchronous release

-- Platform  : QuartusII 9.1 & Modelsim_AE 6.3g

-- Devices    : EP3C25E144

-- Author     : Kevin

-- Last Vision   : V1.00

-- Creat Date : 2010-07-23

-- Department : R&D Department

----------------------------------------------------------------------------------

library IEEE;

use IEEE.std_logic_1164.all;

use IEEE.std_logic_arith.all;

use IEEE.std_logic_unsigned.all;

entity rst_module is

port(

   sys_clk    : in std_logic;

   rst_in     : in std_logic;

   rst_out    : out std_logic

   );

end rst_module;

architecture behave of rst_module is

begin

   rst_pro : process(sys_clk,rst_in)

   begin

      if rst_in = '0' then

        rst_out <= '0';

      elsif rising_edge(sys_clk) then

        rst_out <= '1';

      end if;

   end process rst_pro;

end behave;

使用复位信号综合器可以很好地将同步和异步复位的优点结合起来，而消除他们缺点。因此在FPGA/CPLD的逻辑设计中可以很好的提高复位的可靠性，从而保证电路工作的稳定可靠性。