原创 静电防护（ESD）设计

ESD(Electrostatic Discharge)是静电放电的简称。

非导电体由于摩擦，加热或与其它带静电体接触而产生静电荷， 当静电荷累积到一定的电场梯度时（Gradient of Field）时， 便会发生弧光(Arc), 或产生吸力（Mechanical Attraction）. 此种因非导电体静电累积而以电弧释放出能量的现象就称为ESD。

8-1影响物体带静电的因素

1.     材料因素

电导体 ---电荷易中和， 故不致于累积静电荷。

非电导体---电阻大，电荷不宜中和（Recombination）,故造成电荷累积.

两接触材料（非导电体）之间的相对电介常数（Dielectric Constant）越大， 越容易带静电。

Triboelectric Table

当材料的表面电阻大于10⁹ ohms/square时， 较容易带静电.

                                  防静电材料之表面电阻值

2.     空气中的相对湿度越低， 物体越容易带静电

ESD的参数特性

1.     电容

ESD的基本关系式 ： V=Q/C

Q为物体所带的静电量， 当Q固定时， 带静电物体的电容越低， 所释放的ESD电压越高。

通常女人的电容比男人高， 一般人体的电容介于80pfd~500pfd之间.

2.     电压

ESD所释放的电压， 时造成IC组件故障的主要原因之一。 人体通常因摩擦所造成的静电放电电压介于10~15kV, 所能产生的ESD电压最高不超过35~40kV的上限。 人体所能感应的ESD电压下限为3~4kV

3.     能量

W=1/2 *CV²

典型的ESD能量约在17 milijoules, 即当C=150 pfd, V=15kV时

W=1/2 * 150 *10¹² * (15 * 10³)² =17 * 103 joules (焦耳)

4.     极性

物体所带的静电有正负之分， 当某极性促使该组件趋向Reverse Bias时， 则该组件较易被破坏.

5. RISE TIME ( t_r )

RISE TIME---ESD起始脉冲(PULSE)10%到90%ESD电流的尖峰值所须的时间.

Duration--- ESD起始脉冲50%到落下脉冲50%之间所经过的的时间

使用尖锐的工具放电， 产生的ESD Rise time最短， 而电流最大.

ESD产生可分为五个阶段进行:

1.     先期电晕放电（Corona Discharge） , 产生RF辐射波.

2.     先期电场放电（Pre-discahrge E-Field）

3.     电场放电崩溃（Collapse）

4.     磁场放电(Discharge H-Field)

5.     电流释出， 并产生瞬时电压（Transient Voltage）

8-2 电子装备之ESD问题

1.     直接放电到电子组件

由电压导致的破坏

(1)    以MOS（Metal Oxide Semiconductar）DEVICE为主

(2)    当ESD电压超过氧化层（如SiO2）的Breakdown Voltage时， 即造成组件破坏.

(3)    由电场引起

  由电流导致的破坏

(1)    以BIPOLAR ( Schottky , TTL) DEVICE 为主

(2)    当ESD电流达到2~5A时， 因焦耳效应产生的高热（I²t）, 将IC JUNCTION烧坏.

(3)    由磁场引起

2.     直接放电到电子设备外壳

当带静电的人体接触电子装备的金属外壳时， 若该装备有接地， 则ESD电流会直接流至地线， 否则有可能流经电子组件再流至GROUND, 造成组件的破坏。

由于ESD电流是经由阻抗最低的路径向地传， 若是接地线的动态阻抗比箱体到地面/桌面的阻抗低， 则可能有箱体传至地面， 此时可能对电子线路造成辐射干扰.

3.     间接放电

间接放电----是指带静电体不是直接放电到所接触的设备部门， 而是放电到临近的金属件， 使ESD PILSE造成电磁场辐射影响电子组件.

8-3 ESD 防护设计

1.     组件层次(Component Level)

2.     电路板层次(PCB Level)

3.     CABLING 层次

4.     箱体层次（Housing Level）

其中1，2项和机构设计无关

1.     cabling层次

对于箱体内部的Flat Cable和Power Cable, 要注意

1.     避免使用过长的Cable.

2.     为了防止感应ESD Noise, 必须避免让Cable 太靠近外壳的接缝处.

3.     避免使cable与金属外壳内面接触， 以免当外壳承受ESD时， 对Cable造成干扰.

4.     对Cable 做屏蔽（Shielding）处理

2.     箱体层次

最应该注意的是外壳的屏蔽（Shielding）和接地(Grounding). 在Shielding方面， ESD和EMI的要求完全相同， ESD必须注意的是：

1.     凡是可从外部接触到的金属件（如Switch），都必须与外壳相连， 不可Floating, 以避免：

(1)     使ESD电流流经PCB.

(2)     因电荷饱和产生二次放电或辐射干扰。

2.避免使用过长的螺丝， 以免ESD对内部造成辐射干扰.

在塑料外壳的缝隙设计上， 应尽量拉长缝隙长度， 以免ESD放电或造成ESD辐射