- 上一篇： [转]Verilog中宏定义位宽带来的问题
- 下一篇： 倍频电路的verlilog设计
相关推荐阅读
-
zhwsdust 2010-11-16 15:09
- 倍频电路的verlilog设计
- 基本思想：通过逻辑延时，使同频时钟相位改变，而后将两个时钟相或即可得到二倍频电路，不过占空比不可调，由两个时钟相位差决定 module test(fout, fin);input fin; //4...
-
- [转]Verilog中宏定义位宽带来的问题
- Verilog中宏定义位宽带来的问题 宏定义在C语言程序中的使用司空见惯，他的好处就在于可以大大提高代码的可读性和可移植性。而在verilog中，也支持这个语法，在很多开源代码中也都能...
-
- verilog中的define和parameter
- 1、语法声明：parameter xx = yy;`define XX YY使用：xx`XX2、作用域parameter 作用于声明的那个文件；`define 从编译器读到这条指令开始到编译结束都有效...
-
- [转载].SDRAM时钟相移估算.[Memory]
- 转特权（吴厚航）哥的博文。http://blog.ednchina.com/ilove314/955999/message.aspx SDRAM时钟相移估算 《Quartus II Handbo...
-
- [转]Cyclone器件全局时钟尽在掌控
- 【转自】EDN博客精华文章 作者：ilove314http://article.ednchina.com/Other/20090323085107.htm 首先感谢wind330兄的《掌控全局时...
EE直播间
更多
-
国产5G射频收发机芯片在数字无线通信系统中的应用 直播时间： 03月09日 10:00
1
2
3
4
5
6
7
8
9
0
关闭
热点推荐
/2 
/2
文章评论（0条评论）
登录后参与讨论