原创 任意整数和小数分频的Verilog实现

2010-11-16 12:00 1638 0 分类: MCU/ 嵌入式

5b580490-da16-42ca-898b-55e89ff98307.JPG


63392eb8-2825-4980-98d5-275f5ead50a3.JPG28eb12e9-b5ce-428f-bf38-c2e752a503c1.JPG743785e8-6884-4bab-97a6-91a042a5946c.JPGb1764c8f-12ef-4b64-9595-67167816fac1.JPG

文章评论0条评论)

登录后参与讨论
相关推荐阅读
zhwsdust 2010-11-16 15:09
倍频电路的verlilog设计
基本思想:通过逻辑延时,使同频时钟相位改变,而后将两个时钟相或即可得到二倍频电路,不过占空比不可调,由两个时钟相位差决定 module test(fout, fin);input  fin;  //4...
zhwsdust 2010-11-14 16:33
[转]Verilog中宏定义位宽带来的问题
Verilog中宏定义位宽带来的问题         宏定义在C语言程序中的使用司空见惯,他的好处就在于可以大大提高代码的可读性和可移植性。而在verilog中,也支持这个语法,在很多开源代码中也都能...
zhwsdust 2010-11-14 16:17
verilog中的define和parameter
1、语法声明:parameter xx = yy;`define XX YY使用:xx`XX2、作用域parameter 作用于声明的那个文件;`define 从编译器读到这条指令开始到编译结束都有效...
zhwsdust 2010-11-12 16:53
[转载].SDRAM时钟相移估算.[Memory]
转特权(吴厚航)哥的博文。http://blog.ednchina.com/ilove314/955999/message.aspx SDRAM时钟相移估算    《Quartus II Handbo...
zhwsdust 2010-11-12 16:52
[转]Cyclone器件全局时钟尽在掌控
 【转自】EDN博客精华文章  作者:ilove314http://article.ednchina.com/Other/20090323085107.htm  首先感谢wind330兄的《掌控全局时...
我要评论
0
0
1
2
3
4
5
6
7
8
9
0
关闭 热点推荐上一条 /2 下一条