原创 Error: Can't place all RAM cells in design

The test program uses an on-chip memory peripheral called onchip_ram. If your SOPC Builder system does not have an on-chip memory you should add an on-chip memory to the design. The test program requires that the name of the on-chip RAM and the component name used in&t program match. Connect the on-chip RAM to the Nios II data master.

當將on-chip memory加入DE2_NIOS後，儘管只是預設的4K，在Quartus II編譯也會有以下錯誤訊息：

Error : Cannot place all RAM cells in design
Error : Can't fit design in device

原因是on-chip memory相當浪費logic element count，FPGA已經塞不下了，或許你會說，『DE2的Nios II reference design放了很多我沒用到的component，將其刪除就可放on-chip memory了』，聽起來是個可行方案，我試著將component刪到只剩下最簡，Nios II CPU也改成最簡單的Nios II/e，如此可將on-chip memory擴大到49K，也依照了手冊的步驟加入了user logic component，最後SOPC Builder如下：

如此修改後，Quartus II可順利編譯，並且用Programmer燒進DE2。

硬體部分解決了，但不代表軟體部分沒問題!!

主要是這一句

Region needs to be 4976 bytes larger.

on-chip memory不夠跑了，還需要4K的記憶體!!
但on-chip memory的49K已經是極限了!!

到了這邊，有兩條路可走
1.從軟體解決，想辦法將軟體的code size減少!!
2.從硬體解決，改用SRAM或SDRAM!!

http://www.cnblogs.com/oomusou/articles/1026415.html（转）