原创 cadence布线前-等长约束仿真

2013-1-19 14:29 873 7 7 分类: PCB 文集: cadence

 

这篇文章会很短,其实也可以在cadence布线前-线长约束仿真里面说,但是,这个和线长是2码事情,所以就单独拿出说了,等长约束就是要求几条信号线的线长的差值在某一个值之内,你可以设置一个taget线长,其他信号与他比较,你也可以没有target线长,信号线之间相互比较。下图是等长设置,设置方式就是我说的第二中,没有target信号线,信号线相互比较。
24343357_1342340263c8C1.jpg
修该TL9和TL10使得它们不等长,然后观看波形。
24343357_1342340316bzE1.jpg
24343357_1342340330yrq5.jpg
24343357_1342340344Z881.jpg
 
还是TL9和TL10等长,信号完整性好。所以我们在需要信号等长约束的话,就要设置一个合适的值。
pcb

文章评论0条评论)

登录后参与讨论
我要评论
0
7
关闭 站长推荐上一条 /3 下一条