原创 理解QuartusII中的时序参数“Pin to IO register delay”

2011-1-30 17:02 2548 9 9 分类: FPGA/CPLD

QuartusII的时序分析工具得到的管脚到IO寄存器的延时,有时会与手册给出的不一致,主要原因是手册给出的延时参数不包括IO cell内可编程延时单元的延时值。详见附件


attachment download

文章评论0条评论)

登录后参与讨论
我要评论
0
9
关闭 站长推荐上一条 /2 下一条