原创 SAA7113H调试记录

2012.11.3

   近在用SAA7113H，得到数字视频信号经FPGA编码送出去。

   SAA7113H的调试不是很顺心，不理解的地方很多。

    FPGA为Altera Cyclone EP1C3T144C6.

   I2C初始化后，RTS0输出场频信号，RTS1输出行频信号，8位像素信号为YUV422。YUV与FPGA之间有一双排针，要将YUV接至FPGA需用跳线帽之类的东西连接。

   模拟视频信号源来自一台PAL制式彩电。输出波形定性来说，正常。视频源是一MP4里面的电影。

   1.LLC输出频率为27MHz，正常。但不是Datasheet所标上电后一段时间稳定为方波，而是三角波，峰值2.64V，而且，有1.8V左右的直流。三角波最低值约1.12V左右。这1.12V从何而来？LLC输入PLL专用的一引脚16号引脚，17号为晶振信号。晶振输出近似三角波（上升沿、下降沿均从0V至3.3V）。电话请教一曾用过该芯片的牛人，告知没有这么个1.12V。是不是方波没说，但电压值从0V升至3V以上。采用连续赋值的方式将LLC通过FPGA I/O口输出，高电平。

图1 断开与FPGA的连接的LLC

图2  LLC连至FPGA后

    2.8位YUV输出不是“标准”方波。单个脉冲为三角波，上升、下降沿有一定程度弯曲。多个脉冲时近似矩形波。电压从0V至3,3V左右，勉强可以看作正常。RTS0、RTS1、RTCO输出正常，方波，频率也对。

图3  YUV输出

图4  YUV接至FPGA后

    3.FPGA的信号输入引脚意外检测出5V电压。这些引脚是YUV422的输入引脚。将S117113H的输出的这些信号接至FPGA后，用示波器重新检测这些YUV信号，同样多出了1.8V左右的直流电压。YUV信号接至IO Bank2，和RTS0、RTS1不在一个IO板块上。检测YUV所在IO Bank的供电，1.5v、GND都正常。这个5V的电压实在让人费解。应该是导致LLC、YUV升压的根源所在。

图5  FPGA输入口

    4.设定信号的输出在信号输入不是0或者1时均为高阻状态。由于前面所述（LLC不能被检测为时钟、YUV一旦接入FPGA会升压），信号输出理应高阻。就算不是高阻，所有的输出应该为同一状态啊。但是检测输出有一半是低电平、一半是高电平，而且系统上电后这些输出状态不会发生变化，一直是一半高、一半低。

2012.11.5

   之前提到的FPGA输入口升压的问题找到原因了。输入口前面还有差分转单端的信号。YUV信号是挂接在这些单端信号上的。不过，没有接入差分信号，竟在信号查分输入端读出2.5V左右电压，输出就变成5V了，直接输出给电源电压3.3V的FPGA了。

图6  升压问题解决

图7  升压问题解决

   但这并没有解决信号波形“三角化”的问题。FPGA输出信号的波形畸变严重。

图8  FPGA输出波形畸变

2012.11.7

    决定换掉这个芯片。

2012.11.8

   换了个新的SAA7113H，情况仍然没有得到改善。LLC仍然和图1一样。YUV也没有改变。RTS0、RTS1、RTCO仍是矩形波，还好，也只有这三个信号正常了。

  LLC引脚旁的一个电源滤波用电容去掉，波形没有改善。

  重新看了些资料，没有发现新的、没注意到过的地方。

  示波器是100MHz的泰克，通道1有些接触不良，之前不怎么用。今天接上探头，同时测LLC和一个位YUV信号。两个探头接在一个地引出头上。只接上通道2，通道1竟然也有同频、同形、不同相位信号，升压也相同。奇怪。测出的结果不可信。波形太不标准，离方波相差太远，其它相关数据类比分析都是浮云。

  没有突破，倍感无奈。

  I2C时序多次验证，没有错误，应答正常。即便寄存器设置错误，输出信号也应该只是频率、格式不同而已，波形怎么会变成这样？