很多工程中，不可避免的要使用存储器，ROM , FLASH ,RAM ,SDRAM ,DDR ,DDR-II 等等

用FPGA 控制这些 memory ，其实就是写对应的标准协议。

比较难控制的（时序比较复杂）只有 SDRAM 和 DDR ， DDR-II 。。。

关于SDRAM 和 DDR ，下面的资料可以参考

1、 相应存储芯片的 datasheet ，有非常全的时序过程；

2、《高手进阶，终极内存技术指南--完整进阶版》

http://wenku.baidu.com/view/c82837ee81c758f5f71f6704.html

3、Altera Xilinx 关于DDR 控制器的文档说明，看看说明文档，了解大概模块，看两眼相应程序，很多时候灵感和思路也就有了！

还有Altera 文档

4、《DDR and DDR2 SDRAM Controllers with ALTMEMPHY IP User Guide》

5、《DDR and DDR2 SDRAM Controller Compiler User Guide》

如果还没搞定，接着看下面的文档

6、《AN 565: 通过ALTDLL及ALTDQ_DQS宏功能在Stratix III 和Stratix IV 器件中实现
DDR 和DDR2 SDRAM 外部存储器接口》

7、《AN 438 :  约束并分析Stratix  IV ,  Stratix III,  Arria II GX和Cyclone III器件
外部存储器接口时序》

高速存储器接口的设计，不仅仅是FPGA端时序的控制，还要从板级电路PCB布线考虑，整体的性能必须是各个模块都是优良的设计