原创 vcs 常用编译参数

2015-5-12 20:51 7553 16 16 分类: FPGA/CPLD 文集: ASIC

1、+v2k

verilog 标准:

IEEE1364-1995 -----大改进-----IEEE1364-2001---小修正---IEEE1364-2005

2009年加入SystemVerilog后 ,新统一标准 IEEE 1800-2009

其中 verilog 2001 是最常用的。

 

如果设计中使用了verilog IEEE1364-2001 的一些描述方法,那么使用vcs进行编译时,要使用参数 +v2k   例如:   vcs flow.v +v2k

 

2、+incdir+directory+

如果设计文件中使用了 `include包含文件 ,+incdir+指示编译器包含文件的路径,可以有多个路径,加号后面添加即可。

例子:

如果 flow.v 文件中使用了`include  “para.v” ,而且 flow.v和para.v在一个文件夹下,那么无需指明包含文件的路径,会在flow.v所在文件夹下查找。

vcs flow.v         或者    vcs flow.v para.v

如果 flow.v 和 para.v 不在一个路径下,编译时需要指明包含文件的路径

vcs flow.v +incdir+/home/pcc/test    这样vcs在编译flow.v过程中会根据路径搜索para.v文件

 

3、-y  directory

vcs 在指定的路径下查找例化模块的源文件,

比如顶层模块中会例化很多子模块文件,编译时只需要列出顶层模块,-y 指明其他例化模块源文件的路径即可, 要配合 “ +libext+文件后缀+文件后缀+   ”  使用。

 

4、 +libext+文件后缀+文件后缀+...

vcs 只搜索指定后缀名的文件

例子 :  工程包含四个文件  top.v  a.v  b.v  top_tb.v  ,top_tb.v是顶层模块包括top.v,top.v 包含 a.v 和 b.v  ,其中top.v 在路径   /home/pcc/test/  下,a.v 和 b.v 在 /home/pcc/test/test2 下 , top_tb.v 在 /home/pcc/hello/  下  ,编译时  假设用户运行路径在  /home/pcc/any  下

  [pcc@localhost  any]$ vcs  /home/pcc/hello/top_tb.v  -y  ../test  -y  /home/pcc/test/test2  +libext+.v  +v2k  -o  test4/test_simv

生成的二进制可执行仿真文件命名为 test_simv  保存路径为 /home/pcc/any/test4/

 

-y  directory  指示 top_tb.v中包含的例化模块源文件的路径,可以多次添加路径。

+libext+.v 指示搜索时后缀.v的文件,指示vcs编译时把例化模块源文件包含进来。

文章评论0条评论)

登录后参与讨论
我要评论
0
16
关闭 站长推荐上一条 /2 下一条