原创 FPGA初步认识

       F P G A 采用静态存储器( S R AM) 结构, 属于单元型的 P L D 器件, 它的基本结 构 是 可 编 程逻辑块, 由许多这样的逻辑 块 排 列 成 阵 列 状, 逻 辑 块 之 间 由 水 平 连 线 和 垂 直 连 线 通 过 编 程 连通。F P G A 器件采用查找表( L o o k U pT a b l e ) 技术及 S R AM 工艺, 配置数据易失, 需要外挂非易失性器件进行配合。F P G A 的集成度高( 其密度远高于 C P L D ) , 触发器多, 多用于较大规模的设计, 适合做复杂的时序逻辑, 如数字信号处理和各种算法等。

       F P G A 大部分是基于 S R AM 编程, 编程信息在系统断电时丢失, 每次上电时, 需从器件外部的存储器将编程数据重新写入 S R AM 中。其优点是可以编程任意次, 可在工作中快速编程, 从而实现板级和系统级的动态配置。

      可编程I / O 单元

输入 / 输出单元( I / O 单元) 必须考虑下面的要求:

① 能够兼容 T T L 和 C MO S多种接口电压和接口标准。

② 可配置为输入、 输出、 双向I / O、 集电极开路和三态门等各种组态。

③ 能够提供适当的驱动电流, 以直接驱动小功率器件( 如 L E D ) 。

④ 降低功率消耗, 防止过冲和减小电源噪声。

I / O 单元必须考虑能够支持多种接口电压。随着半导体工艺线宽的不断缩小, 从器 件 功

耗的要求出发, 器件的内核必须采用更低的电压。比如 当 工 艺 线 宽 为 0 . 5 ~ 1 . 2μ m 时, 器 件一般采用5V 电压供电; 当工艺线宽为0 . 3 5μ m 时, 器件的供电电压为3 . 3V; 当工艺线宽为0 . 2 5μ m 时, I / O 单元与芯片内核的供电电压不再相同, 内核电压一般为2 . 5V, I / O 单元的工作电压为3 . 3V, 并且能兼容5V 和3 . 3V 的器件; 当工艺线宽为0 . 1 8μ m 时, 器件内核一般采用1 . 8V 的电压, I / O 单元则要能够兼容2 . 5V 和3 . 3V 的电压。