原创 【way to timing closure】PART1 引子
原来的引子不知道为什么不见了，补上。
第一次做比较大型的设计，结果真的很悲剧。
布局布线以后，静态时序分析的结果和自己的预期相差很远，和综合后XST的估值也相差很远。时延里面，route时延占了绝大部分（logic占20%，route占80%）。
恶补了一些资料，给自己的设计总结了三个可能的问题：有些控制信号的扇出太大，没有做位置约束，不好的代码风格。
决定在这里记录自己通向时序收敛的过程。这不是一条平坦的路吧。
用户1758924 2014-8-24 23:15
yichunscp_439799587 2014-8-18 13:21
用户1642361 2014-8-18 08:54
用户450216 2014-5-14 08:24
用户1242848 2014-3-8 22:43
用户377235 2014-3-2 10:33
赞一个
repairamp_290627299 2014-3-1 18:57
用户442058 2014-1-15 13:32
用户403664 2014-1-15 09:37
用户442058 2014-1-3 13:13