用户442058
文章：12 阅读：21165 评论：4 赞：215
好友 私信 个人主页

原创 【way to timing closure】PART1 引子

2014-1-1 12:50 1696 17 21 分类: FPGA/CPLD 文集: Way to timing closure

原来的引子不知道为什么不见了，补上。

 

 

第一次做比较大型的设计，结果真的很悲剧。
 
布局布线以后，静态时序分析的结果和自己的预期相差很远，和综合后XST的估值也相差很远。时延里面，route时延占了绝大部分（logic占20%，route占80%）。
 
恶补了一些资料，给自己的设计总结了三个可能的问题：有些控制信号的扇出太大，没有做位置约束，不好的代码风格。
 
决定在这里记录自己通向时序收敛的过程。这不是一条平坦的路吧。
 
fpga 时序收敛
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（4条评论）

登录后参与讨论

用户1758924 2014-8-24 23:15

学习了！
回复

yichunscp_439799587 2014-8-18 13:21

这一条路走下来，就只能写写招聘简章了。
回复

用户1642361 2014-8-18 08:54

空谈，单片机，Linux哪一个不是靠项目熬出来的。一项工作，不是一个简单的流程和书单。
回复

用户450216 2014-5-14 08:24

您说的很对 但社会是现实的 什么都不会没没法立柱的
回复

用户1242848 2014-3-8 22:43

这是要当老师？ 有必要学那么多？要当个全才才是合格工程师？ 是否是一个合格的工程师，和你所在的公司、岗位有关，尤其和你所做的产品有关。在所专注的领域深入进去，深入理解所在的行业，能给公司带来利润，这才是合格的工程师。做个全才，什么都会，什么都是蜻蜓点水，也就是能把简历写起来好看，不中用。 上述那几点，无论是硬件，还是linux，还是单片机裸跑，都足以让每个人深入10几年。
回复

用户377235 2014-3-2 10:33

赞一个

回复

repairamp_290627299 2014-3-1 18:57

很详细，不错
回复

用户442058 2014-1-15 13:32

哈。。应该的
回复

用户403664 2014-1-15 09:37

因为你补上了撒~
回复

用户442058 2014-1-3 13:13

哈？为啥谢我
回复
相关推荐阅读
用户442058 2014-01-12 21:45
3
PART3 代码风格   引子中提到的那个设计，已经基本完成了。优化后，电路工作的时钟频率提升了一倍左右，还是有明显效果的。   在通向时序收敛的路途中，Xilin...
用户442058 2014-01-12 20:55
abc
  PART4 高速电路的设计方法 在上一个部分中，说明了几种自己总结的利于设计出高速电路的代码风格。这里其实暗含着下面这样的场景：电路已经设计好了，...
用户442058 2014-01-12 09:58
【way to timing closure】PART5 结语
关于前一段时间优化电路速度工作的总结到这里就结束了。其实之前还打算通过使用位置约束，将各个模块约束在较小的范围内，以使 EDA 软件实现出更优化的电路。不过因为经验不足，实际操作时位置约束后性能反而更...
用户442058 2014-01-12 09:57
【way to timing closure】PART4 高速电路的设计方法
在上一个部分中，说明了几种自己总结的利于设计出高速电路的代码风格。这里其实暗含着下面这样的场景：电路已经设计好了，而且已经很棒，只是需要用风格良好的 HDL 代码进行输入，以保证综合出的电路...
用户442058 2013-12-31 10:00
【way to timing closure】PART3 代码风格
引子中提到的那个设计，已经基本完成了。优化后，电路工作的时钟频率提升了一倍左右，还是有明显效果的。   在通向时序收敛的路途中，Xilinx的一些白皮书、《高级FPGA设计-结构、...
用户442058
文章：12 阅读：21165 评论：4 赞：215
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
4
17
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文