原创 基于FPGA的数字滤波设计—IIR设计1

基于FPGA的数字滤波设计—IIR设计1

4.1 IIR系数和增益调整系数

       本设计中IIR采用接联型，直接二型二阶节（SOS，second order section）作为最基本的单元。

利用FDATOOL工具，输入设计指标要求的参数，可以设计出8阶IIR滤波器，需要4个SOS接联。一个二阶节结构可以用如下的差分方程表示：

           4-1

生成的系数如下表格：

表4.1  4级SOS系数

其中，G表示每一级的增益调整系数，在每一级SOS之前将输入的信号X用增益调整系数进行衰减，即

                                                                                  4-2

这样做的目的是因为信号经过每一级的SOS都有一定的大于1的增益，比如，表4.1中的系数，经过MATLA计算可知第一个SOS1的放大增益在2倍左右。而四级SOS提供的增益会非常大。如果不做增益调整，带来的影响有两个：第一，整个IIR滤波提供了额外的增益，而对于滤波器来说我们不希望带来额外的增益；第二，由于某一级SOS可能提供非常大增益，那么在本级计算中很有可能出现溢出的现象。增益调整就是将前一级SOS放大的信号，缩减回来，降低下一级SOS溢出概率。当然这种增益调整并不能完全解决IIR滤波器的溢出问题。