原创 基础篇：Verilog语法一

  在学习Verilog语法之前，首先有些重要的概念一定要注意去理解，这也是在接下来的学习语法篇中大家要注意的地方。

  相信很多同学学习过C或者C++语言，从语法形式来说，似乎Verilog与它们有很多相似之处。事实上无论是汇编语言也好还是C 语言也好，它们的作用就是用来控制处理器MCU，

而HDL 语言的作用只是用来建立一个硬件的模块而已（此处是指的可综合电路的语法）。这是一个很需要初学者细心去体会和理解的概念。因为对于我们编写硬件描述语言来实现

一个具有一定功能的逻辑电路的时候，你笔下的代码会最终被工具变成实实在在的电路。

  因此，在今天这篇文章中我想启发大家的是，学习硬件描述语言不能单纯的从语法格式上去学习，更多的你要结合你设计的电路去理解你的Verilog代码，这样你才能做到事半功

倍，或者说举一反三。

  后面我们都将结合一些具体电路来讲一些可综合的Verilog语法。