大家好，有段时间没来更新博客，主要是近期在忙着做培训相关的事情。
现在我们主要学习Verilog语法知识，请大家注意学习Verilog的语法需要结合到实际的电路一起学习，因为我们的可综合的硬件描述语言与实际的电路是息息相关的。
这也是有别于我们的高级语言，比如C或者C++的地方。采用了这样的学习方法，那么你学习Verilog语法慢慢的，你会发现原来并不难！同样事半功倍的效果也就达到了！
下图是我举的一个例子，请大家先看看。
这是一个用case语句来实现的一个选择器电路，上面一行的左边是语法代码。右边是电路框图，这个电路框图是希望大家能够画出来并且明白它的意思的。下面的图是综合工具综合出来的电路图，最好被工具优化成最下边右边的这个电路图。可以看出，这个用case语句实现的选择器是没有任何优先级的多选一电路。
我们下边再看一个电路图：
这是一个IF ELSE实现的电路，上面是Verilog代码，下面是实际的电路框图。这个电路框图也是希望大家能够自己慢慢学习画出来的。这样对代码的理解才是最好的。从这个电路框图我们知道了，IF ELSE实现的电路往往是带有优先级的。因此，效率会低些。对于没有优先级的电路选择，我们首先推荐用CASE语句，而带有优先级的选择，我们推荐使用IF ELSE。
上面就是我们推荐学习Verilog语法的一个好的方法，请大家慢慢去体会它的好处！
- 上一篇： 基础篇：Verilog语法一
- 返回列表
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论