原创 UltraEdit在建立Verilog环境

2006-12-25 17:30 10335 9 14 分类: FPGA/CPLD

        UltraEdit是一款功能强大的文本编辑器,可以编辑文字、Hex、ASCII码,可以取代记事本,内建英文单字检查、C++ 及 VB 指令突显,可同时编辑多个文件,而且即使开启很大的文件速度也不会慢。是一个使用广泛的编辑器,但它并不直接支持HDL。


        在网上查了资料后,自定义了一个Verilog的环境,现在心得总结如下:


1:下载Verilog的语法高亮文件。


       即可支持相应的语言编辑,关键字将用不同色彩标出。


       可以到官方网站去下载,包括上百种语法文件,我想应该都能满足大家的需要吧!


       http://www.ultraedit.com/index.php?name=Content&pa=showpage&pid=40#wordfiles


2:将下载的文件打开,将里面的内容复制到WordFile.txt文件中(在UltraEdit的安装目录下),一般加在最后。


      UltraEdit默认只有20种语法,将下载的文件的第一行“L20”改成你想要的序号,如L19。


3:加入折叠功能


      由于Verilog HDL的块一般是以begin和end作为开始和结束的标记,其作用相当于C语言的
大括号。在wordfile.txt的对应语言中添加进如下代码即可:
                 /Open Fold Strings = "begin""case"
                 /Close Fold Strings = "end""endcase"
这里除了begin和end可以进行折叠外,另外一对case和endcase同样可以完成折叠,同样的
方法可以添加你需要的折叠标志。


4:加入自动缩进功能


       同样在wordfile.txt中,有控制自动缩进的语法。所谓自动缩进就是指,输入begin回车,下一行自动加一个tab;输入end,下一行自动退回一个tab。用户可以自己添加不同的缩进词实现自动缩进。如:
           /Indent Strings = "begin""case""fork" "if" "else"
           /Unindent Strings = "end""endcase""join" "else"


5:   还可以加入其它一些自定义功能,如函数调用功能,大家可以自己摸索。


方便大家,做了个压缩包供大家下载。


rar


包中


verilog.txt 是加入自动缩进和折叠功能的verilog-98语法文件。已改为L19。


verilog2001 是加入自动缩进和折叠功能的verilog-2001语法文件。已改为L20


wordfile.txt 是加入verilog和veriog2001的文件,替代原安装目录下的wordfile.txt文件即可。


 


 


 



 


 


     

文章评论5条评论)

登录后参与讨论

用户377235 2012-4-23 16:20

太强大了。谢谢!

用户55076 2007-2-3 16:25

多谢了。投票!!~

用户18552 2007-2-1 14:16

谢谢

用户203138 2006-12-27 17:48

很好,谢谢!

 

ash_riple_768180695 2006-12-26 23:02

太好了。投一票。

相关推荐阅读
用户478270 2007-11-26 15:03
Visual C++中使用gotoxy() / clrscr()等函数
#include < windows.h >void clrscr(void);void clreol(void);void clreoscr(void);void gotoxy(int ...
用户478270 2007-11-15 11:38
putchar()、getch()、getche()和getchar()函数
getch()、getche()和getchar()函数     (1) getch()和getche()函数     这两个函数都是从键盘上读入一个字符。其调用格式为:      getch(); ...
用户478270 2007-11-06 21:10
VM TOOLS安装
以ROOT身份进入Redhat linux9.0以后,会发现我们并没有真正的安装上了VMWARE TOOLS软件包,这个时候需要点击“虚拟”--》“安装虚拟工具”, mount /dev/cdrom ...
用户478270 2007-11-03 16:49
用全加器实现逻辑函数
瑞芯微电子的一道笔试题f(x1,x2,x3) = E(0,2,3,5,6,7) 试用全加器实现。 在网上搜到一篇论文讲的挺全,上传共享。但还是有点没看明白,感觉技巧性太强。...
用户478270 2007-10-18 23:01
Latchup现象和预防措施
Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性B...
用户478270 2007-10-18 16:42
N沟道增强型MOS管的工作原理
N沟道增强型MOS管的工作原理1.vGS对iD及沟道的控制作用<?XML:NAMESPACE PREFIX = V /><?XML:NAMESPACE PREFIX = O />...
我要评论
5
9
关闭 站长推荐上一条 /2 下一条