原创 Altera FPGA 配置注意事项

具体5个引脚的功能如下：

  （1）  DATA0：输入；单片机串行的配置数据输入口。

（2）       DCLK：输入；为外部数据源提供时钟。

（3）       nCONFIG：输入；配置控制输入。低电平使ACEX1K器件复位，在由低到高的跳变过程中启动配置。

（4）nSTATUS：双向漏极开路（需接上拉电阻）；上电后，ACEX1K立即驱动该引脚到低

电平，然后在100ms内释放掉它。nSTATUS必须经过1K电阻上拉到VCC，如果配置中发生错误，ACEX1K将其拉低。

（5） CONF_DONE：双向漏极开路（需接上拉电阻）；状态输出。在配置期间，ACEX1K将其驱动为低电平。所有配置数据无误差接收后，由于有上拉电阻，所以将其变为高电平，表示配置成功。CONF_DONE必须经过1K电阻上拉到VCC。

其中在配置中还有另外几个引脚需要注意：

（1）       nCE：输入；ACEX1K器件使能输入；nCE为低电平时使能配置过程，为单片配置时，nCE必须始终为低。

（2）       nCEO：输出（专用于多片器件）；ACEX1K配置完成后，输出为低电平。在多片级联配置时，驱动下一片的nCE端，从而实现多片FPGA的配置。