4 时钟的生成和分配
4.1就单片机内部而言，我们宁可给每个部分分配时钟（尽可能小的高频时钟），当然我们需要额外的管理时钟偏移工作。这样做要比使用一个增益很大的的时钟缓冲器，驱动整个IC的时钟好很多
同步CMOS的设计，在时钟边沿产生很大的峰值电流。时钟树的结构使用（在系统时间允许的条件下），比起主时钟驱动器和时钟分配线路，将减少同步开关电流。【时钟树结构中固有的延迟时间使得开关在不同时间分离开来】
4.2使用电源管理技术。
把时钟源尽可能靠近需要的IC，如果在一个模块内需要分配时钟的话。在不需要时钟的时候，关闭时钟源。【睡眠模式的时候通常需要做时钟的切换】
4.3在系统的限制允许的条件下，尽量使用非重叠时钟。
非重叠时钟，是指没有同步边缘的时钟。从系统的角度来说，非重叠的时钟边沿有助于消除竞争冒险和亚稳态。从EMC的角度看，加入时钟边沿之间的过渡时间会降低峰值电流和谐波的峰值幅度。平均电流从时间跨度上来看将保持大致相同，但幅度和频谱形状会发生变化。
如果时钟间的过渡是接近的但不同步（假设边沿速度相对于时钟周期要快得多），电流波形会变平和持续时间会变长。随着过渡时间的增加，对每个边沿来说到电流波形会分离成若干个脉冲。较低的脉冲幅度相应降低了谐波的频谱幅度，电流脉冲边沿很可能依然大致相同（维持脉冲带宽）。理想情况下，两相系统中非重叠的占空比为33％，最大限度地加大时钟边沿之间的时间。然而，实际应用中不可能使用这种方式，必须做一些妥协，实际系统中不容许时钟边沿的有这么大的跨度。
4.4使时钟电路尽量远离I / O逻辑电路，减少共模辐射问题发生的可能性。
时钟信号需要远离I / O逻辑或平行的引线。时钟暂态边沿可以耦合到I / O逻辑，产生电压的噪声。
4.5 输入引脚同步器移动远离单片机引脚区域，进入单片机的核心模块。
这项方法可以减少所需的时钟驱动器的大小，移动同步器靠近时钟源可减少时钟信号线路长度。时钟驱动器上的电容负载部分取决于引线的寄生电容的，时钟驱动充电负荷将变小。
未完待续，这个整理起来有点小郁闷，太长了
未完待续，这个整理起来有点小郁闷，太长了
- 上一篇： 国外整车企业的电子技术能力
- 下一篇： 硬件核心工程师
EE直播间
更多
-
精密半导体参数测试解决方案 直播时间： 01月08日 10:00
关闭
站长推荐
/3 
/3
文章评论（0条评论）
登录后参与讨论