原创 STEP BY STEP

2012-6-30 08:54 1423 13 14 分类: 工程师职场

小T最近在学习SCCB,尝试着用搁置了一年的FPGA开发板驱动CMOS(有着阵阵的痛啊),小T知道这段路会很长,很艰辛(高手勿喷,小T只是新手)。小T已经做好了心理准备,小T不会放弃,因为我连放弃的权利都没有。(@BINGO,借用bingo同学的佳话)

    小T对于FPGA只是停留在特权同学EP1C开发板的例程上面,小T深知通过这次学习,是一次非常不错的提高机会。对FPGA的认识也更进一步了。闲话不说,谈谈这几天的收获吧。

    小T这几天看了几本不错的书对verilog HDL有了更新的认识,以前没学习一种语言的时候,总是首先了解其规范,在规范之内可以为所欲为(前提不能犯法、违背道义)。带着这种思想,所以对于 FPGA偏见,所以就错误的走下去,这也导致了小T迟迟不敢动手。跟xiaomagee的交谈中,关于对比单片机和FPGA经典之说,“单片机都是分配好 的,跟着手册用就行了;fpga就像一块未分配的田地,怎么种,种什么都由自己决定。”FPGA非常灵活,其中资源都是人为分配、设定。这也就注定verilog之自由了。FPGA是一个非常巨大的资源库,怎么用,用什么自己说了算,verilog就是开发这些资源的工具,以解决实际因为为主导,这才是学习FPGA的关键。verilog HDL有个关键点(难点)一个是模型(地基)另一个是时序(活动记录),好好掌握这两点,必定受益。各种各样的IP核,其实也只是前人给我们优化好了罢了,我们自己也可以写。 

      一步一个脚印,踏踏实实的走在路上,小T知道自己不是聪明人,小T希只望通过这些点点滴滴的积累,做一个不一样的小T。

 

最后给大家推荐几本不错的 verilog和FPGA方面的书籍。

VerilogHDL扫盲文.pdf

从零开始走进FPGA世界_V2.1.pdf

大话FPGA.pdf

由于,不能上传附件,所以只能把书名告诉大家了。

文章评论1条评论)

登录后参与讨论

用户403664 2012-7-2 16:42

可以上传附件呀,但是必须5M以下的
相关推荐阅读
用户913991 2013-03-15 01:42
ALLEGRO 如何处理out of date shape \Unassigned shape
     小T在学习使用ALLEGRO,覆铜完发现shape中存在Unassigned shapes和out of date shapes。     查阅了资料参考如下:http://www....
用户913991 2013-03-14 20:45
Allegro中针对铺铜不能自动更新(挖空)
    今天小T使用ALLEGRO铺铜时,发现挖空后不能更新,发现点更新后可以更新,知道不是命令没有执行,在下面方法的基础上找到解决方法。 在shape->Global Dynamic S...
用户913991 2013-03-13 08:26
ALLEGRO16.2出现问题“changes not saved, cannot update the env file”
  问题描述:        运行Cadence16.2的Allegro PCB Editor时,在Setep→Use Preferences时出现以下提示对话框:"No match fo...
用户913991 2013-01-13 15:42
ccd图像传感器介绍
以前用过CMOS图像传感器,除此之外还有CCD,简而言之:CMOS是数字输出,成本低、功耗小、电路处理简单,在移动终端应用较多(手机、平板、低端相机);CCD是模拟量输出,成本较高、成像质量好、电...
用户913991 2012-10-30 16:48
评论:@Linkair 博客中提到的“星形的JTAG接口处理方式”
星形JTAG...
用户913991 2012-07-29 16:33
AD如何实现下图浮雕的效果呢
小T最近在学习AD,上手之后发现真的比旧版本的PROTEL好用。 下面是教大家在AD实现浮雕的效果(高手勿喷,您可能早就知道了),写此目的就是让不知道的同学,少走些弯路,可能还有更好的方法,也欢迎您,...
我要评论
1
13
关闭 站长推荐上一条 /2 下一条