用户1113192的文章-第5页-面包板社区

 

文章

首页 我的博文

用户1113192 2008-3-14 12:22: CPLD/FPGA经典中文/英文书籍75本（PDF格式）; FPGA/ CMOS射频集成电路设计》中文版 PDF格式高频电子线路第三版固体能带理论(谢希德) 现代滤波器理论与设计非平稳 ...; 8695 10 2 12

用户1113192 2008-3-13 12:07: Altera全系列开发板全套资料(包括原理图，例子代码); Altera全系列开发板全套资料(包括原理图，例子代码) MAX II Micro Kit (包括原理图，例子代码) Multimedia Touch Panel Daughter Board (包括原理图 ...; 6205 8 5 11

用户1113192 2008-2-29 07:58: 给应届生的一些建议（转周立功老师）; 作为过来人思前想后，我感到完全有责任将发自心底的感受传递给年轻一代，“一个企业家心灵深处渴望优秀人才的卓越追求和深层次的叹息、痛苦和感受”。您们千万 ...; 3034 8 1 6

用户1113192 2008-2-25 20:41: 基于FPGA的并行CRC的研究; 相信在的系统中CRC校验已经是个司空见惯的设计。本文总结了CRC的常规设计思路，并提供给各位同僚一个绝佳的并行CRC在线生成的工具。方便生成任意的CRC ...; 5296 9 4 10

用户1113192 2008-2-25 20:02: 少走弯路的10个忠告; 少走弯路的10个忠告(转贴) 1.买个闹钟，以便按时叫醒你。贪睡和不守时，都将成为你工作和事业上的绊脚石，任何时候都一样。不仅要学会准时，更要 ...; 3019 8 1 7

用户1113192 2008-2-25 12:23: 看看一女子征婚的广告---超经典回复; 征婚广告原文　　　　　　　　　　　　相信未来DD诚征GG　　　　　　我的基本资料是：　　　　　年龄：24；身高：1米63；体重：45公斤；　　　　 ...; 2887 6 3 6

用户1113192 2008-2-23 12:50: 2007年度电子行业薪酬和职业发展调查报告; 2007年度61Job中国电子行业薪酬和职业发展调查报告通过对不同地区和行业，不同学历和工作职责，相似性质、规模的企业的薪酬水平、薪酬结构、薪酬价值取向 ...; 3489 8 0 6

用户1113192 2008-2-21 08:28: 使用CPU+FLASH+MAX II CPLD远程配置Cyclone FPGA实现方案及代码; 使用CPU+FLASH+MAX II CPLD远程配置Cyclone FPGA实现方案及代码更多内容请看 http://www.edacn.net/bbs/?fromuid=164965 ...; 4081 10 0 6

用户1113192 2008-2-21 08:22: 第二代PCI-Express 2.0标准 pdf文件; http://www.edacn.net/bbs/?fromuid=164965 或者留一个email，确保能够收到大于10M的附件请email至 wwh_nuaa@163.com or relax_nuaa@163.c ...; 4879 6 4 8

用户1113192 2008-2-18 15:09: LDPC的FPGA设计 Verilog源代码; LDPC的Verilog源代码写的好的话，顶一下~~~~~~; 5154 10 10 14

用户1113192 2008-2-18 14:25: 代朋友发个JTAG的Verilog源代码; 有用的话就顶一把。谢谢 JTAG设计文档资料源代码适用于所有标准的JTAG设计; 5402 8 1 5

用户1113192 2008-2-18 07:10: 决定高薪的细节守则; 每天晚上8点到10点之间，你在做什么基本决定着你是薪水见涨，还是薪水见降。 8点到10点之间，是在有目的性阅读，还是为明天的事情做准备，甚至在充 ...; 3041 8 25 30

用户1113192 2008-2-15 09:58: 写给想做IC设计的本科生; 写给想做IC设计的本科生我4年前本科毕业, 第一家公司是做车载系统的, 用fujitsu的单片机, 那时嵌入式系统还没有铺天盖地. 2年后, 我比较幸运的进入一家 ...; 4314 8 3 6

用户1113192 2008-2-15 08:20: Quartus 7.2 sp2 CRACK 需要的拿走！; Quartus 7.2 sp2 CRACK http://www.edacn.net/bbs/?fromuid=164965 Dsp-Builder 7.2 SP2的破解大家自己下载吧; 4094 4 0 4

用户1113192 2008-2-15 08:06: 视频解码之RGB转YUV模块(verilog); 仿真正确。不足请提出 http://www.edacn.net/bbs/?fromuid=164965 摘自--详细请看链接; 4526 5 1 6

1 2 3 456 7 8 / 8 页下一页

关闭站长推荐

上一条

/3

下一条