用户1113192的文章-第7页-面包板社区

 

文章

首页 我的博文

用户1113192 2008-1-1 13:20: 正确区分LJMP、AJMP、SJMP、JMP指令（转贴）; MCS-51的控制转移类指令，共17条，分为无条件转移指令、条件转移指令、子程序调用和返回指令、空操作指令等四类。无条件转移指令（共4条） LJMP addr16 ...; 5166 5 0 5

用户1113192 2007-12-31 17:19: HEX文件和BIN文件格式的区别; HEX文件和BIN文件格式的区别 HEX文件和BIN文件是我们经常碰到的2种文件格式。下面简单介绍一下这2种文件格式的区别： 1 － HEX文件是包括地址信息的， ...; 12201 9 1 4

用户1113192 2007-12-29 22:52: CIP-51 TM内核设计; CIP-51 TM 内核设计两部分关键：取指（指令预取）执指（指令操作） CIP51-TM 109 指令 80~ff为特 ...; 3279 7 0 4

用户1113192 2007-12-10 07:57: 单片机指令集（转贴）; 一、数据传输指令它们在存贮器和寄存器、寄存器和输入输出端口之间传送数据. 1. 通用数据传送指令. MOV 传送字或字节. ...; 3331 5 0 3

用户1113192 2007-12-7 14:42: 算法; /* LDPC 802.16E-TM Decoder Parity-Check Matrix: -1 94 73 -1 -1 -1 -1 -1 55 83 -1 -1 7 0 -1 -1 -1 -1 -1 ...; 3173 4 0 3

用户1113192 2007-12-1 17:36: UltraEdit Verilog语法高亮文件; UltraEdit Verilog语法高亮文件我本人不使用UE ，我更习惯使用PsPad 。我这边也有PsPad的Verilog SystemVerilog的语法高亮文件。需要的话mail to me : ...; 10408 5 7 10

用户1113192 2007-11-25 09:58: BCH RS 纠错码错误图样的求解; S=（C+E）H T =EH T S=EH T 矩阵方程的求解E。; 6064 8 0 4

用户1113192 2007-11-22 19:04: AES单周期PipeLine Verilog源代码; 千辛万苦终于设计出来。数据的吞吐率128*Fmax（160M）=20Gbps 源代码已经经过加密，我可以告诉你明文，密文是用AES算法经过65536次迭代的输出明文是0 ...; 5496 6 9 14

用户1113192 2007-11-22 18:38: Utopia Level 1 Tx Verilog; 不好意思各位，由于代码太长了。打个包重新上传得，把原来的内容删除了。重新发了一个贴子。里面的内容是Utopia Level 1 TX的源代码。Veriog。请大家不吝 ...; 4058 8 0 5

用户1113192 2007-11-16 19:59: FPGA 10时钟周期AES算法加密数据 Verilog; 时钟80M Fmax =83.69M 芯片等级C8 资源LE5.2K or LE 2.1k + RAM 16 M4k 数据宽度128位非PipeLine 数据吞吐效率128*80/10 = 1.024Gbits/S ...; 4353 5 0 3

用户1113192 2007-10-31 23:47: AES高级加密标准（转贴）; 来自ITwiki，开放的信息技术大百科 AES(Advanced Encryption Standard)：高级加密标准，是下一代的加密算法标准，速度快，安全级别高。用AES加密2 ...; 5959 6 0 4

用户1113192 2007-10-29 20:03: Tsu,Tco,Th,Tpd的概念; tsu : setup time, 定义输入数据讯号在 clock edge 多久前就需稳定提供的最大须求;以正缘触发(positive edge trigger)的D flip-flop 来举例就是 D 要比 CLK ...; 6775 7 2 7

用户1113192 2007-10-29 08:02: Utopia Level 1 设计 Verilog; /*Mon Oct 29 2007创建*/ /*============================================================================== utopia_1_rx_tx_interface level 1 ...; 4025 4 3 6

用户1113192 2007-10-23 19:54: 引导语句“//……”在synopsys DC中的用途; 以前一直没弄懂，以为就是个简单的注释完事，原来还可以用来引导综合过程：设计者在写设计代码时，有时可能针对仿真写一些语句，这些语句可能是不为DC所接受 ...; 4509 4 4 6

用户1113192 2007-10-23 07:48: 有关并行CRC校验的一些尝试--Verilog; 首先介绍一个不错的CRC校验的网站， http://www.easics.com/webtools/crctool 现在估计所有的工程应用均来自该网站生成的代码。使用方便。但是该 ...; 6632 6 1 5

1 2 3 4 5 678 / 8 页下一页

关闭站长推荐

上一条

/3

下一条