用户1113192的文章-第8页-面包板社区

 

文章

首页 我的博文

用户1113192 2007-10-17 14:40: 阻塞赋值、非阻塞赋值的差异; ?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" / 在 Verilog HDL 中，有两种过程性赋值方式，即阻塞式（ b ...; 6849 8 6 11

用户1113192 2007-10-17 14:29: 我的Verilog 代码风格-供参考; Description 本文主要是收集一些重要的Verilog coding style。一个好的coding style可以减少错误的发生，增加电路的效能，以及较好的可读性。 Text The ...; 3473 8 2 6

用户1113192 2007-10-17 14:26: Verilog三段式状态机描述; 时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。状态机采用VerilogHDL语言编码 ...; 11759 6 7 11

1 2 3 4 5 6 78 / 8 页

关闭站长推荐

上一条

/2

下一条