用户1356208的文章-面包板社区

 

文章

首页 我的博文

用户1356208 2009-9-2 17:22: Verilog数据类型学习1; 以前一直没能搞明白verilog中input、output和reg、wire的关系问题，今天似乎有了一点点心得，赶紧记录下来。 1、首先先看2个模块： A module是一个电路模块 ...; 2095 1 0 1

用户1356208 2009-9-1 08:29: 浮点数; 浮点数使用4个顺序字节来存储其存储的规则如下： address+0 address+1 address_2 address_3 SEEE_EEEE EMMM_MMMM MMMM_MMMM MMMM_MMMM 其中： S为符号位 ...; 1182 1 0 1

关闭站长推荐

上一条

/3

下一条